一种内嵌FPGA的众核架构及其数据处理方法.pdfVIP

下载本文档

0
0
约1.52万字
约 13页
2023-06-22 发布于四川
举报
版权申诉

一种内嵌FPGA的众核架构及其数据处理方法.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开了一种内嵌FPGA的众核架构及其数据处理方法，所述众核架构包括众核阵列，所述众核阵列包括多个计算核和至少一个集成FPGA的处理核，所述处理核与所述多个计算核设置同步时钟，所述处理核与其相邻的计算核通过核间路由进行通信，当前计算核的计算数据通过核间路由从计算核传输至至少一个处理核中的FPGA计算单元进行运算。本发明的有益效果为：通过在众核阵列中集成FPGA的处理核，处理核与其相邻的计算核通过核间路由进行通信，当前计算核的计算数据通过核间路由从计算核传输至至少一个处理核中的FPGA计算单元

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113407479 A (43)申请公布日 2021.09.17 (21)申请号 20201