一种多芯片堆叠的底层传感区域裸露方法及封装结构.pdfVIP

下载本文档

3
0
约7.87千字
约 8页
2023-06-22 发布于四川
举报
版权申诉

一种多芯片堆叠的底层传感区域裸露方法及封装结构.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本公开提出了一种多芯片堆叠的底层传感区域裸露方法及封装结构，包括：将底层芯片保护杆固定块与底座连接固定，将底层芯片保护杆插入底层芯片保护杆固定块的对应定位孔内，保护杆底部与底层传感芯片传感区域顶面接触，避免胶水渗入传感区域；保护杆顶部放置弹性部件，将盖板盖在弹性部件上并与底层芯片保护杆固定块固定，实现保护杆与芯片动态紧密接触；将需要堆叠放置的芯片依次逐层堆叠粘结，待胶水固化后，将保护杆取出，避免破坏刚刚形成的规则通道；完成多芯片堆叠。本公开技术方案取出定位杆之后能形成完整且规则的通道，实现底层传

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113394117 A (43)申请公布日 2021.09.14 (21)申请号 202110654839.7 (22)申请日 2021.06.11 (71)申请人山东盛芯电子科技有限公司