3D NAND存储器及其抑制顶层存储层编程串扰的方法.pdfVIP

下载本文档

4
0
约1.46万字
约 11页
2023-06-22 发布于四川
举报
版权申诉

3D NAND存储器及其抑制顶层存储层编程串扰的方法.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

一种3DNAND存储器及其抑制顶层存储层编程串扰的方法，包括：提供述3DNAND存储器，3DNAND存储器包括：若干层堆叠的存储层和位于存储层上的伪存储层，若干层堆叠的存储层中最上面的一层存储层为顶层存储层，与顶层存储层相邻的为底层伪存储层，每一层存储层中具有若干存储单元，每一层伪存储层中具有若干伪存储单元，最底层的存储层与半导体衬底之间具有下选择晶体管，最顶层的伪存储层上还具有上选择晶体管；在对所述顶层存储层中某一个存储单元进行编程时，将所述顶层存储层与所述底层伪存储层分别对应的控制栅施

(19)国家知识产权局 (12)发明专利 (10)授权公告号 CN 113409858 B (45)授权公告日 2022.07.05 (21)申请号 202110544236.1 (51)Int.Cl.