超低相位噪声时钟缓冲器.pdfVIP

下载本文档

1
0
约1.15万字
约 11页
2023-06-13 发布于四川
举报
版权申诉

超低相位噪声时钟缓冲器.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明涉及集成电路技术领域，具体是涉及一种超低相位噪声时钟缓冲器。本发明的超低相位噪声时钟缓冲器，包括耦合电容、第一倒相器、第一信号选择器、整形驱动电路和信号通道组；耦合电容用于对输入信号进行耦合；第一倒相器包括PMOS管和NMOS管，构成第一倒相器的PMOS管和NMOS管的沟道长度不低于特征尺寸的5倍；整形驱动电路用于对输入信号进行整形，并增强驱动能力；信号通道组包括若干组信号通道，信号通道用于产生经缓冲放大后的输出时钟信号。本发明通过对整体的结构和缓冲器的单元结构进行设计，能够将相位噪声降低

(19)中华人民共和国国家知识产权局 (12)发明专利 (10)授权公告号 CN 113098446 B (45)授权公告日 2021.11.30 (21)申请号 202110329331.X H03K 3/02 (2006.01) (22)申请日 2