一种含射频芯片的集成电路封装结构及其制备方法.pdfVIP

下载本文档

1
0
约1.8万字
约 18页
2023-05-15 发布于北京
举报
版权申诉

一种含射频芯片的集成电路封装结构及其制备方法.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开一种含射频芯片的集成电路封装结构的制备方法，包括：提供基板，在基板上制作线路结构，线路结构具有第一区域和第二区域；在第一区域四周制作围墙式屏蔽壁，在第二区域四周制作若干间隔设置的导电柱；提供至少一第一芯片和若干第二芯片，第一芯片为射频芯片，将其贴于第一区域，将第二芯片贴于第二区域；对第一芯片、第二芯片、屏蔽壁及导电柱塑封，形成第一塑封层；在第一塑封层上制作金属层，对该金属层图形化处理，形成与屏蔽壁上端连接并覆盖安装槽的屏蔽盖以及与铜柱上端连接的第三线路层，屏蔽壁和屏蔽盖组成屏蔽罩；提供

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114709194 A (43)申请公布日 2022.07.05 (21)申请号 202210404034.1 H01L 25/065 (2006.01) (22)申请日 2022.04