Quartus-II调用ModelsimSE进行功能仿真.docxVIP

Quartus-II调用ModelsimSE进行功能仿真 Quartus-II调用ModelsimSE进行功能仿真 PAGE Quartus-II调用ModelsimSE进行功能仿真 Quartus II调用ModelsimSE进行功能仿真 笔记中主要介绍基于工程流程的功能仿真流程 示例1：简单的计数器设计并利用ModelsimSE仿真 Step1 新建一个工程 1.在Quartus II菜单栏中通过File下拉菜单New Project Wizard建立工程。 a.第一页：Directory,Name,Top-Level Entity[page 1 of 5] 主要完成以下功能：设置工程路径（Directory）、设置工程名称（Name of Project）、设置工程中顶层实体名称（Name of Top-Level Entity）。 b.第二页：Add Files[page 2 of 5] 主要完成以下工能：向工程中添加已存在的设计文件。 c.第三页:FamilyDevice Settings[page 3 of 5] 主要实现完成功能：选择自己所使用的FPGA芯片。 d.第四页：EDA Tool Settings[page 4 of 5] 主要完成功能：根据需要选择使用哪种EDA工具 Design Entry/Synthesis:设计输入/综合工具 Simulation:仿真工具 Timing Analysis:时序分析工具 Format Verification:格式验证工具 Board –Level:板级工具 e.第五页：Summary[page 5 of 5] 主要完成功能：生成建立工程的总结报告，包含了前面设置的内容。根据报告查看新建工程是否与自己要建立的工程要求一致，如果不一致返回（Back）上一层或多层进行修改,直到满足要求为止。 :通过工程向导完成新建工程。 2.向新建工程中添加设计文件。 根据自己使用的HDL语言添加设计文件，Finish完成。 本示例中设计文件代码如下所示：完成一个简单的计数器，使计数器计数满128后重新计数。 module count_128(clk,rst_n,count);设计文件保存在工程目录下并对设计文件进行语法分析。 至此，我们利用新建工程向导新建了一个工程并进行语法分析。 Step2 利用Test Banch Template Writer编写Test banch 1.在Processing下拉菜单中选择Start Test Banch Template Writer,将自动生成Test Banch模板。 2.在Quartus II中打开Test Banch文件，生成的Test Banch文件自动保存在工程目录中的Simulation/Modelsim目录下，以.vt(Verilog语言编写的测试文件)或者.vht（VHDL语言编写的测试文件）格式存在。(在用Quartus II打开过程中很多人反映找不到.vt或者.vht文件，那是因为在文件类型中没有选择*.vt或者没有选择All Files导致的文件类型不匹配。) 3.打开文件后，编写工程所需的Test Banch文件。 删除不需要的代码，我们只需要根据需要在initial块和always块中插入代码，代码如下： `timescale 1 ns/ 1 ps lk(clk),.count(count),.rst_n(rst_n)); initial t或者*.vht文件名） 填写Test Banch文件中顶层模块名 填写Test Banch文件中设计实例模块名 浏览找到测试文件并添加（Add） 添加完成后会看到你所添加的测试文件名、顶层模块名、实例名以及测试文件路径等信息 添加完成确认，至此我们完成了EDA Tools中的仿真（simulation）设置。 Step4 EDA Simulation Tools仿真 下面进行最简单的一步了，就是进行Modelsim仿真，点击菜单Tools下拉菜单中的Run EDA Simulation Tool，运行EDA RTL Simulation。 Modelsim仿真结果。 至此完成了Quartus II调用ModelsimSE仿真软件进行仿真的全过程。 示例2.分频器设计及仿真。 本示例完成一个2^N的分频器设置，N可以根据需要自己调整。 设计代码如下： module div(clk,rst_n,div_n);lk(clk),.div_n(div_n),.rst_n(rst_n)); //模块实例化 initial //初始化 begin