射频电路中的电源设计要点.docVIP

射频电路中的电源设计要点 看到文章的标题“射频电路中的电源设计要点” ，相信 有部分读者已经想到了，本文即将讲述的是一个综合的问 题：结合和射频电路设计与电源电路设计。 在我接触的同事， 朋友当中，很多射频工程师都是埋头苦干，专心研究射频技 术领域，却往往忽略了其他部分可能会造成的影响，电源电 路就是其中的很重要的部分。所以我坚持认为，射频工程师 要考虑到系统级别，包括时钟，电源，甚至数字电路部分， 这样才能实现最优化设计，最佳性能与最高效率。我抛出这 样的观点也许会遭到很多人的反对，不过不要紧，遇到问题 时再来看这篇文章吧。 我准备重点讲述两部分的内容，第一部分是低噪声放大器的 电源电路设计要点，第二部分是射频功率放大器的电源电路 设计要点。 由于近几年的产品设计采用的都是 SoC 方案， 所 以很少有机会接触独立的 VCO ，PLL ，混频器， 调制 /解调器 等，以后有机会接触再做总结。 关于射频 SoC 的电源电路设 计，过段时间我会单独撰写。低噪声放大器电源电路设计低 噪声放大器位于接收机的最前端，对于整体的接收灵敏度的 影响是最大的。从灵敏度表达式可以看出，对于给定的通信 协议，提高灵敏度的方法是尽可能降低放大器的噪声系数 NF，当然我们还需要尽可能高的增益，这是很矛盾的。为了 降低低噪声放大器的噪声系数，我们首先要选用合适的管 子，然后选择合适的直流工作点， 进行合理的射频电路设计， 进行反复的测试，调试 ,, 但是你是否想过，低噪声放大器 的电源设计？ 1. 排除不确定因素， 使用 LDO 为 LNA 供电在 现有的基于 SoC 的设计方案中， LNA 的供电都是由 SoC 上 相应的控制管脚实现的，如下图中的 LNA_PE_G0 就是用于 控制 LNA 供电的。那么，如果 LNA_PE_G0 携带着很多噪 声，射频电路设计的再好也没用了，而且可悲的是，我们没 有任何手段保证 LNA_PE_G0 这种来自 SoC 的信号的纯净 度。所以，我认为，LNA的供电最好使用具有较高 PSRR（电 源抑制比）的LDO （线性稳压器）来实现。例如， TI的 TPS718xx ， TPS719xx 就是一种高性能的 LDO ，电源抑制比 可达 65dB@1kHz, 45dB@1MHz ，比较适合在低噪声放大器 中使用。 2. 电源走线依据“先过电容”的原则不会 Layout 的工程师不是好工程师， 射频电路性能的好坏与 Layout 关系 很大。在 PCB Layout 过程中，要时刻建立一种电流流向的 概念，即电流从哪里来，要到哪里去，怎样让电流回路最 小,, 对于低噪声放大器，滤波电容是少不了的，我们一定 要保证电流先流过滤波电容，再进入放大器。看看下面的两 张图片，自己体会一下。 3. 不要去做 LDO 的使能如果听取了我的建议，在设计中选 用了 LDO 为低噪声放大器供电，那么你就千万别想着通过 控制 LDO 的使能脚来实现低噪声放大器的打开 /关闭了，反 应再快的 LDO 也赶不上 Switch ，就像再牛的香水也干不过 韭菜合子一样。 因此，这个时候， 最好使用模拟开关来为 LNA 供电，可供选择的型号有很多，我在这里不多作介绍。如果 不使用模拟开关，那么你遇到的一个大问题便是数据吞吐量 的大幅下降。射频功率放大器的电源电路设计相对于低噪声 放大器，射频功率放大器的电源设计有更多的问题需要注 意，在本文中我只讨论两点，一是功率余量，二是电源的瞬 态响应。其实关于 PA 的电源电路设计我有一项专利，在这 里不方便透露。 1. 射频功率放大器的电源功率余量由于功率 放大电路需要消耗较多的电源功率，考虑到系统功耗，我们 只能采用DCDC为PA供电。当你阅读 PA的Datasheet时， 请务必读懂其关于功率消耗的说明。在一份 PA的Datasheet 中，通常会给出静态电流，典型输出功率下消耗的电流以及 Absolute Maximum Current Consumption，如下图。某 PA 最 大消耗电流某PA典型消耗电流某 PA静态电流 我建议，所 有关于射频功率放大器功耗的计算，取其功率消耗的最大 值，并预留 20%的余量。 2. DCDC 的快速瞬态响应可能有很 多工程师不知道“瞬态响应”这样的指标，瞬态响应描述的 是DCDC应对快速变化的负载的响应能力。对于 CPU内核 电压，或者射频功率放大电路， 瞬态响应这项指标相当重要。 IEEE 802.11 标准中，对于设备的输出功率从 10%上升到 90% 的时间做了规定，为了不影响产品性能，我们当然希望上升 时间越短越好。射频电路本身往往不会对上升时间造成限 制，但是这就对电源电路提出了较高的要求：必须在极短的 时间内响应并提供最够的输出功率。观察下图中两种