《数字电子技术》 第3章.pptVIP

第3章 触发器;学习目标及重点与难点 ;重点与难点;　　能够存储1位二值信号的基本逻辑单元电路统称为触发器。 　　触发器具有两个输出状态稳定且逻辑关系互补（0和1）的输出端，其输出状态，一是能自行保持稳定，有两个稳定状态，用以表示逻辑0和1，或二进制数的0和1；二是在触发信号的作用下，可以置成1或0状态，且在触发信号消失后，已置换的状态可长期稳定保持，具有记忆功能。 　　依据逻辑功能不同，触发器可分为SR触发器、D触发器、JK触发器、T触发器、T′触发器等。 　　根据触??方式的不同，触发器可分为电平触发器、边沿触发器等。 　　根据电路结构的不同，触发器可分为基本SR触发器、同步SR触发器、边沿触发器等等。;按触发方式可分为;3.1 基本SR触发器;1. 电路结构; 正常情况下， 两输出端的状态 保持相反。通常 以Q端的逻辑电 平表示触发器的 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。;2. 工作原理;1;设原态为“0”态;0;设原态为“1”态;1;设原态为“1”态;1;3. 特性表、特性方程、波形图和状态转换图;　　根据表可画出基本SR触发器的卡诺图，如图所示。由此，可得基本SR触发器的特性方程（又称特征方程、状态方程），如式(3.1.1)和式(3.1.2)所列。;　　图3.1.1(a)所示基本SR触发器的工作波形图（简称波形图），如图所示，这种波形图又称为时序图。其状态转换图如图所示，图中两个圆圈分别表示触发器的两个稳定状态，带箭头的线段表示在输入信号作用下触发器状态转换的方向。;4. 由或非门构成的基本SR触发器 ;5. 集成SR触发器（锁存器）;6. 集成SR触发器（锁存器）应用举例;3.1 基本SR触发器 ;3.2 同步触发器;;3.2 同步触发器 ;2. 工作原理;导引电路,异步置位复位输入信号。;当CP=0时;当 CP= 1 时;当 CP = 1 时;1;1;　　据此，有同步SR触发器的特性表，如表所示。;3. 状态转换图和驱动表;　　根据触发器的现态Qn和次态Qn+1的取值来确定输入信号取值的关系表，称为触发器的驱动表（又称激励表）。根据表可以派生出同步SR触发器的驱动表，如表所示。;4. 同步SR触发器的动作特点;1. 电路结构;图3.2.4 同步D触发器逻辑电路及逻辑符号 (a) 逻辑电路 (b) 逻辑符号 ;2. 逻辑功能;　　由于非门G5的作用，输入信号D不存在约束条件。由式(3.2.3)有同步D触发器的特性表，如表所示。;　　在CP=1、 = =1的前提下，根据表3.2.3可画出同步D触发器的卡诺图和状态转换图，分别如图3.2.5和图3.2.6所示。;　　在CP=1、 = =1的前提下，根据表3.2.3，可画出同步D触发器的波形图，如图3.2.7所示；可列出同步D触发器的驱动表，如表3.2.4所示。 ;3. 同步D触发器的动作特点;1. 电路结构;2. 逻辑功能;　　根据上述分析，有如表所示的同步JK触发器的特性表，有如图所示对应的卡诺图，有如图所示对应的状态转换图。;　　由图3.2.9所示卡诺图，在CP=1、 = =1的情况下，有同步JK触发器的特性方程：;3. 同步JK触发器的动作特点;3.3 边沿触发器;　　边沿D触发器的触发方式与同步D触发器不同，为时钟脉冲边沿触发，但其逻辑功能与同步D触发器相同。即，边沿D触发器的特性表、特性方程、驱动表、状态转换图都与同步D触发器相同。边沿D触发器的次态，仅是在CP的下降沿（或上升沿）到达时刻才会发生变化。边沿D触发器的逻辑符号，如图所示。图中，D为信号输入端；方框内侧的“＞”符号表示触发器对CP信号的脉冲边沿敏感；方框外侧与符号“＞”对应的CP信号输入端没有小圆圈，表示该触发器是由时钟脉冲上升沿触发（若与符号“＞”对应的CP信号输入端有小圆圈，则表示该触发器是由时钟脉冲信号下降沿触发）。由此，有边沿D触发器的特性方程;　　同理，有边沿D触发器的特性表，如表所示。表中时钟脉冲栏，“↑”表示是边沿触发方式，且为上升沿触发（若是下降沿触发，则是用符号“↓”来表示）；符号“×”表示有效边沿触发时刻以外的无关信号。;下面以一个边沿D触发器的工作波形为例，来说明边沿D触发器的工作情况。 [例3.3.1] 图所示为一个边沿D触发器（上升沿触发）的时钟脉冲信号CP和输入信号D的波形，试画出触发器输出的Q和 的波形。设触发器的初始状态为Q=0。;3.3 边沿触发器 ;通过上述分析、讨论可知，边沿D触发器具有以下的动作特点：;2. 集成边沿D触发器;　　一般来说，TTL触发器的工作速度较快，而CMOS触发器的优点是功耗低、抗干扰能力强；如果要求触发器直接驱动较大的负载则通常是选用TTL电路；如