MEMS各种仿真软件的比较分析.pptxVIP

1;软件的总体描述 Tanner 集成电路设计软件是由 Tanner Research 公司开发的基于 Windows 平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括 S-Edit，T-Spice，W-Edit，L-Edit 与 LVS，从电路设计、分析模拟到电路布局 一应俱全。其中的L-Edit 版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro 是 Tanner EDA 软件公司所出品的一个 IC 设计和验证的高性能 软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从 IC 设 计到输出，以及最后的加工服务，完全可以媲美百万美元级的 IC 设计软件。 L-Edit Pro 包含IC 设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place Route) 、线上设计规则检查器（ DRC ）、组件特性提取器（ Device Extractor）、设计布局与电路 netlist 的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的 IC 设计与验证解决方案。L-Edit Pro 丰 富完善的功能为每个 IC 设计者和生产商提供了快速、易用、精确的设计系统。 Tanner Tools Pro 是一套集成电路设计软件，包含以下几种工具： S-Edit (编辑电路图)。 T-Spice（电路分析与模拟）。 W-Edit （显示T-Spice 模拟结果）。 L-Edit （编辑布局图，自动布局布线，DRC，电路转化）。 LVS （版图和电路图对比）。 软件的模块关系及其主要用途与实例图 S-Edit模块：可以继续在Core模块中继续寻找更低一级的模块，直至到MOS 晶体管。 T-Spice 模块：是电路仿真与分析的工具，文件内容除了有元件与节点的描 述外，还必须加上其他的设定。有包含文件（include file）、端点电压源设置、 分析设定、输出设置。 L-Edit 模块：是一个布局图的编辑环境功能包括设计导航、分析图层、截 面观察、设计规则检查、转化等。 LVS 模块：是用来比较布局图与电路图所描述的电路是否相同的工具，也就 是说比较S-Edit 绘制的电路图与L-Edit 绘制的布局图是否一致。 ; 图 2 S-Edit 实例图 ;1）打开L-Edit 程序，保存新文件。 2）取代设定（File-Rep lace Setup）。 3）环境设定（Setup-Design）。 4）选取图层。 选择绘图形状绘制布局图。 设计规则设定（MOSIS/OPBIT 2.OU）和设计规则检查（DRC）。 检查错误，修改??移动）对象。 再次进行设计规则检查。 使用 L-Edit 画 PMOS 布局图 用 到 和 图 层 包 括 N Well,Active, N Select, P Select, Poly, Metal1,Metal2,Active Contact,Via。 绘制 N Well 图层：L-Edit 编辑环境是预设在P 型基板上，不需定义 P 型 基板范围，要制作 PMOS，首先要作出 N Well 区域。根据设计规则 Well 区电最 小宽度的要求（10 ? ），可画出 N Well 区。 绘制Active 图层：定义MOS 管的范围。PMOS 的Active 图层要绘制在N Well图层之内。根据设计规则要求，Active 的最小宽度为 3 ? 。可在 N Well 中 画出 Active 图层。 绘制 P Select 图层：定义要布置P 型杂质的范围。绘制前进行 DRC 可 发现相应错误。绘制时注意遵守规则：Not Selected Active。绘制时注意遵守 规则：Active to P-Select Edge 最小 2 ? 。同时还要注意 pdiff 层与N Well 层 要遵守 5 ? 。 绘制 Poly 图层：定义成长多晶硅，最小宽度 2 ? 。 绘制 Active Contact 图层：源极、漏极接电极需要。标准宽度 2 ? 。 绘制 Metal1 图层：最底层的金属线。 ;5;6;软件的模块组成及其主要用途 DESIGNER 模块：在 DESIGNERTM 里结合二维版图，工艺流程，和材料特性， CoventorWareTM 可以生成三维模型，进行网格的自动划分。 ANALYZER 模块：针对客户所关心的问题，分析人员可以调用 ANALYZERTM 里专门针对 MEMS 器件分析开发的多个求解器，对 MEMS 器件的三维模型进行结构 力学、静电学、阻尼、电磁学、多物理场耦合（含压电, , 及压阻问题