DRAM信号主要参数及仿真应用-2017.5.pptxVIP

DRAM信号参数及仿真基础2017-05内容DRAM堆叠框图ZQ calibrationRONMR3ODTWrite levelingIBIS模型介绍IBIS模型应用/40多媒体研发中心DRAM结构框图通常DRAM内部会封装多颗die来实现大容量存储，就会存在信号线同时连接到不同的die上；并且DDR速率很高，这对信号线的拓扑结构和传输线匹配都有很高的要求。/40多媒体研发中心DRAM结构框图海力士4GB--8Gbx4/40多媒体研发中心DRAM结构框图海力士3GB --8Gbx2+8Gb/40多媒体研发中心DRAM结构框图美光3GB --6Gbx4/40多媒体研发中心DRAM结构框图不同容量配置的堆叠图/40多媒体研发中心ZQ calibrationDRAM接口中包含端接电阻和输出驱动器，而为了在温度和电压发生变化的情况下仍能保持信号完整性，就需要对这些终端电阻和输出驱动器进行定期校准。未经校准的终端电阻会直接影响信号质量，而调整不当的输出驱动器则会使有效信号跃迁偏离参考电平，从而导致数据和选通信号之间出现偏差。/40多媒体研发中心ZQ calibration差分信号DQS会出现交叉点不在中心值，造成采样偏差；DQ信号由于电压波动和温漂影响会出现抖动和时延。造成差分信号交叉点偏移造成信号抖动和时延/40多媒体研发中心ZQ calibration校验控制模块包含一个ADC,比较器、滤波器和一个内部参考电压；校验控制模块内的240ohms leg跟输出驱动和ODT内部的是一致的;使用稍大于240 ohms的聚乙烯电阻，通过不断调整V[0：4]，使Xres处的电压与内部的参考电压（VDDQ/2）相等;并将该组V[0：4]代码写入到其他输出驱动模块和ODT模块中。校准模块内部结构/40多媒体研发中心ZQ calibrationZQ 校准电阻的要求：每个DRAM芯片的ZQ引脚需要连接一个1%精度的240ohms电阻，一般根据内部die 的数量，每两个die需要一个ZQ电阻，四个die需要使用2个ZQ引脚来校准，满足校验周期和负载电容的要求。该电阻如果在几个DRAM中共用，各芯片校验时不能产生命令冲突，且该引脚总的容性负载不能超过5.2pf；/40多媒体研发中心ZQ calibration1.目前用的32G+3GB 存储器；内部包含了4个位宽为16bit的DRAM，组成两个RANK， 连接两个ZQ引脚用于校验 。2.16GB+2GB的存储器；由2个die，各32bit位宽的DRAM组成，,搭配一个ZQ电阻。 另外目前三星16+2 （KMR820001M-B609）也是四个die封装，需要连接两个Rzq。兼容不同存储器时，需要确认存储器内部die的个数，满足Rzq的需求。/40多媒体研发中心ZQ calibration示例为4颗16bit位宽的芯片组成两个32bit位宽的DRAM,内部总线两个ZQ错开分别连接到不同的Rank上，这样对每个Rank校准的时候，两个chip都能够有一个电阻连接。内部总线连接情况/40多媒体研发中心ZQ calibrationZQ引脚的走线及电阻的放置要求：1.电阻采用1%精密电阻2.摆放靠近存储器，减少走线电容等影响，一般1cm以内。3.电阻及走线远离噪声源以及发热源/40多媒体研发中心ZQ calibrationZQ calibration commands主要有两种ZQ校验的命令 1.ZQCL(ZQ calibration Long) 主要用于初始化或者开机重启过程中；耗时较长，用于解决工艺差异产生的偏差，使DRAM满足最初的温度和电压设置。需要耗费512个时钟周期，校验命令时，数据线必须保持idle状态，ODT等设置关闭。 2.ZQCS(ZQ calibration Short) 用于追踪正常操作过程中的电压和温度变化，周期性的ZQCS校验使DRAM在整个电压和温度范围内，输出阻抗和端接电阻维持稳定，需要耗费64个时钟周期；校验频次可以根据电压和温度的变化大小进行调整。 短周期校准ZQCS，可以根据温度和电压的变化情况进行校验频次的设置。简单说就是把内部电阻精确的调整到240ohms上。ZQ calibration对工艺、温度、电压（PVT）造成的差异都能进行有效的校准。 /40多媒体研发中心ZQ calibration存储器中关于ZQ calibration 的寄存器设置，通过对MR10寄存器的写操作可以控制ZQ校准命令。 /40多媒体研发中心存储器Drive strength MR3RON电阻值的选择：通常有34.4ohms（240/7）、40ohms (240/6)、48ohms (240/5)、60ohms（240/4）、80ohms（240/3）；根据仿真结果在MR3寄存器中进行设置；D