DSP原理及应用技术第4.4节 外设中断扩展(PIE).pptVIP

外设中断扩展（PIE） PIE中断：外设级、PIE级、CPU级 PIE级： PIE模块使来自外设或外部管脚的8个中断复用一个CPU级中断信号。PIE模块将所有的中断源分成12组：PIE分组1~12，在同一PIE分组的中断将共用一个CPU中断。 对于共用同一个CPU中断的中断组，在PIE模块都有一个相应的标志寄存器PIEIFRx和使能寄存器PIEIERx（x为1~12），这些寄存器的每一位都对应着一个中断分组中的某一个中断。 每一个中断分组都对应着一个中断应答位PIEACKx（x=1~12） 一旦外设向PIE发送了中断请求，PIE相应的中断标志位（PIEIFRx.y）就会被置位；如果PIE中断使能位（PIEIERx.y）也被置位，则PIE就会检查相应的PIEACKx位来判断CPU是否准备好响应该组的中断。 如果PIEACKx被置位，则PIE将等待直到该位被清零，然后发送中断请求至INTx。 外设中断扩展（PIE） PIE中断：外设级、PIE级、CPU级 CPU级： 中断请求信号送至CPU后，与INTx相对应的CPU级中断标志位将被置位，该标志位锁存至IFR。 如果CPU中断使能寄存器（IER）、调试中断使能寄存器（DBGIER）或全局中断屏蔽寄存器（INTM）的相应位被使能，那么CPU将会响应该中断。 典型的PIE/CPU中断响应过程 CPU响应中断后，IERx=0，INTM=1。 中断服务程序执行完毕后，应答PIEACKx。 中断返回时，IERx、INTM会自动回至原始值。 外设中断扩展（PIE） CPU级中断使能条件 外设中断扩展（PIE） 中断处理过程 中断使能条件 标准处理过程 INTM=0且IER中相应位为1 DSP处于实时运行且暂停 IER和DBGIER中的相应位均为1 CPU响应外设复用中断请求流程 外设中断扩展（PIE） （ ） * * * * * * 28x系列CPU支持一个不可屏蔽中断（NMI）和16个具有优先级别的可屏蔽的CPU级中断请求（INT1~INT14，RTOSINT及DLOGINT）。28x器件有许多片内外设，每个外设在相应的事件发生时都可以产生一个或多个中断。但CPU无法在CPU级处理这么多的外设中断请求，因此用PIE控制器来仲裁来自外设和外部管脚的中断请求。 PIE向量表用来存储系统中每个中断服务程序（ISR）的入口地址，每个中断源（包括复用和非复用中断）都有一个中断向量。在设备初始化时就要设置好中断向量表，在具体操作中可以根据需要对其进行修改。 * * * * 图为典型的PIE/CPU中断响应流程图。需要注意的是，在CPU响应中断后，IERx会被自动清零，INTM会被自动置位，阻止其它中断；在中断服务程序执行完毕后，需要应答PIEACKx，以允许该PIE分组的其它中断；在中断返回时，IERx、INTM会自动回至原始值，即IERx=1，INTM=0，以重新使能中断。 * 在CPU级使能可屏蔽中断的条件取决于CPU采用何种中断处理过程。一般常用的是标准中断处理过程，此时不需要用到DBGIER寄存器；当28x器件工作在实时仿真模式并且CPU停止时，这时需要用到另外一种中断处理过程。在这种特定的情况下，需要用到DBGIER寄存器并且INTM位将被忽略；当DSP工作在实时仿真模式下且CPU正在运行时，仍然采取标准的中断处理过程。 * 1）PIE分组中的外设或外部引脚产生中断请求。如果外设模块中使能了对应的中断，那么该中断请求将送至PIE模块。 2）PIE模块将识别出中断的来源（第x分组中的第y个中断，即INTx.y），且相应的PIE中断标志位PIEIFRx.y锁存为1。 3）为使中断请求能够从PIE传送至CPU，需要同时满足以下两个条件： 相应的PIE中断使能位必须置位（PIEIERx.y=1）。 PIEACKx位必须被清除。 4）若步骤3）的两个条件都满足，则中断请求将被传送至CPU，并且对应的应答位再次被置位（PIEACKx=1）。PIEACKx将保持置位状态直到被手动清零。手动清零该位后，该PIE分组其它中断产生的中断请求便可以由PIE传送至CPU。 5）相应的CPU级中断标志位被置位（IFRx=1），表明CPU有一个中断挂起。 6）若使能了CPU中断（CPU IERx=1）并且全局中断屏蔽位被清除（INTM=0），则CPU将响应该中断INTx。 7）CPU识别中断并且自动保护中断现场、清除IER、置位INTM及清除EALLOW。所有的步骤CPU都按顺序执行。 8）CPU请求PIE提供相应的中断向量。 9）对于复用的中断源，PIE模块根据寄存器PIEIERx和PIEIFRx的当前值来解码、确定CPU所需要的中断向量地址。 CPU进入中断后会自动清除PIEIFRx.y位。需要注意的是，