第二章FPGA与CPLD器件.pptVIP

* * * * * * * * * * * * * * 1、任何组合逻辑函数均可化为“与或”表达式；用“与门-或门”二级电路实现； 2、任何时序电路又都可以由组合电路加上存储元件（触发器）构成； 3、PLD电路中“与阵列”和“或阵列”是主体，实现各种逻辑函数和逻辑功能； 4、输入缓冲电路用于产生输入信号的原变量和反变量，增强驱动能力； 5、输出缓冲电路对要输出的信号进行处理，组合输出、时序输出； * * * （1）、PROM只能用于组合逻辑电路； （2）、存储器容量按输入变量的2的幂次增加 * PLA的与阵列和或阵列都可编程； （1）、6x3 PLA只需6(=2x3)条乘积项线 （2）、8x3 PROM需要8（2的3次方幂）条； （3）、对于多输出，需要提取和利用公共的与项，软件算法复杂； （4）、PLA的两个阵列都可编程，使编程后的器件运行速度下降； * * PAL—Programmable Array Logic PAL或阵列固定，与阵列可编程； * （1）、PAL各个逻辑函数输出简化，不必考虑公共的乘积项，简化设计算法； （2）、PAL加上输出寄存器单元，可实现时序电路的可编程； （3）、一种结构方式为一种PAL器件，使得PAL种类丰富，带来使用和生产不便； （4）、PAL采用熔丝工艺生产，一次可编程 * （1）、1985年，Lattic在PAL基础上设计出了GAL； （2）、GAL采用EEPROM工艺，可重复擦写； （3）、GAL在输出部分增加了输出逻辑宏单元（OLMC） * LAB—Logic Array Block PIA—Programmable Interconnect Array （1）、共享扩展项由每个宏单元提供一个单独的乘积项，通过一个非门取反后反馈到逻辑阵列中，可被LAB内任何一个或全部宏单元使用和共享，以便实现复杂的逻辑函数。 （2）、并联扩展项是宏单元中一些没有使用的乘积项，可分配到邻近的宏单元去实现快速、复杂的逻辑函数。 * （1）、PIA是一种可编程的通道，可以把器件中任何信号连接到其目的地； * （1）、I/O控制块允许每个I/O引脚单独配置为输入、输出和双向工作方式； （2）、所有I/O引脚都有一个三态缓冲器，它的控制信号来自一个多路选择器，可以选择全局输出使能信号其中之一进行控制，或直接连到地（GND）或电源（VCC）上。 （3）、当三态缓冲器的控制端接地GND时，其输出为高阻态，这时I/O引脚可作为专用输入引脚使用； （4）、当三态缓冲器的控制端接电源VCC时，其输出使能，这时I/O引脚可作为普通输出引脚使用； * * （1）、FPGA的功能由静态存储器SRAM存放的编程数据决定， （2）、FPGA用查找表LUT实现多种组合逻辑功能，也是静态存储器SRAM构成的函数发生器 （1）、Cyclone III的可编程资源主要来自逻辑阵列块LAB，每个LAB由多个逻辑单元LE构成； （2）、LE是Cyclone III FPGA最基本的可编程单元； （3）、4输入的LUT可以完成所有的4输入1输出的组合逻辑功能； （4）、每个输出可以连接到行、列、直连通路、进位链、寄存器链等布线资源； （5）、LE中的可编程寄存器可以被配置成D触发器、T触发器、JK触发器和RS触发器；每个触发器具有数据、时钟、时钟使能、清零输入信号。 * （1）、寄存器打包指：在LE中，LUT驱动一个输出，而寄存器驱动一个输出；因此LE中的寄存器和LUT能够完成不相关的功能。 （2）、普通模式下的LE适合通用逻辑应用和组合逻辑的实现； （3）、四个输入将作为4输入1输出的LUT的输入端口；可以选择进位输入或或者data3作为一个输入信号 * （1）、动态算术模式可以更好地实现加法器、计数器、累加器和比较器； （2）、单个LE内有两个3输入的LUT，其中一个用于计算、另一个用来生成进位信号。 * （1）、Cyclone III的LAB包含16个LE； （2）、LAB之间存在着行互连、列互连、直连通路互连、LAB局部互连、LE进位链和寄存器链。 （3）、局部互连可以用来在同一个LAB的LE之间传输信号； （4）、进位链用来连接LE的进位输出和下一个LE的进位输入； （5）、寄存器链用来连接下一个LE的寄存器输出和下一个LE的寄存器输入。 * * （1）、每个LAB都有专用的逻辑来生成LE的控制信号； （2）、LE的控制信号包括两个时钟信号、两个时钟使能信号、两个异步清零、同步清零、异步预置/装载信号、同步装载和加/减控制信号。 * * * * * * * * * 2.5 FPGA的原理与结构--LE结构 2.5 FPGA的原理与结构—LE普通模式 2.5 FPGA的原理与结构—LE动态算术模式 2.5