时序电路分析与设计.pptVIP

从状态表6-19可以得到反馈函数并画出修改后的逻辑图如图6-61所示 ： 4.5 计数器应用 【例6-15】 来回闪烁发光二极管电路。 【例6-16】 0～99计数显示电路。 解：图中采用74LS160组成同步100进制计数器，采用7段译码器74LS247实现译码，并驱动共阳数码管显示计数值。图中清零按钮用于计数器归零。 【例6-17】 4?4扫描键盘电路。 解： 由图可知，该电路由4位双向移位寄存器74LS194组成环形计数器、4?4键盘、10线-4线优先编码器74LS147组成编码电路及4位D寄存器74LS173组成。 【例6-18】 采用计数器74LS161构成的定时电路。 解：采用计数器构成的定时电路如图6-65（a）所示。 定时电路由两个串联连接的十六进制计数器74LS161和置数控制电路组成，其中U0为低4位，U1为高4位，置数控制电路中S7～S0是8位预置数据信号CT0，GATE信号通过与门G1控制计数时钟CLK，LD是置数控制信号。定时电路的动作如图6-65（b）所示。 【例6-19】 自动重置预置数的定时电路。 解：自动重置预置数的定时电路如图6-66（a）所示。 【例6-20】 计数值与给定数值比较的重复定时电路。 解：计数值与给定值比较的定时电路如图6-67（a）所示。 5 同步时序电路逻辑设计 5.1 设计步骤 1．同步时序电路逻辑设计的一般步骤 （1）从实际问题建立原始状态图和状态表 ① 由给定的实际问题确定输入变量、输出变量和状态，并分析输入、输出变量和状态之间的关系。 ② 在分析输入、输出变量与状态之间关系的基础上，画出原始状态图或列出原始状态表。注意一定要列出所有状态和输入的组合。 （2）状态化简 从实际问题构造状态图或状态表，有时会产生多余状态，若两个状态在相同的输入下有相同的输出和次态，则这两个状态是等价状态，状态化简就是将等价状态合并，使状态数最少。时序电路的状态数直接决定着电路的造价和复杂性，因此需要进行状态化简。 （3）决定触发器的数目和触发器类型 ① 确定触发器数目，触发器数目n与状态数M之间有如下关系： ② 确定触发器输出的二进制编码与状态之间的对应关系，这种关系称为状态编码。n个触发器的输出编码有2n种。 ③ 根据电路中触发器种类最少和市场供货情况确定触发器类型。D触发器的特性方程就是状态方程，可使设计过程简单，但是电路不一定简单；JK触发器使设计过程复杂，但是电路不一定复杂。 （4）从原始状态图得到具有状态编码的状态表 （5）从具有状态编码的状态表中分离出次态卡诺图和输出卡诺图，然后由次态卡诺图得到状态方程，再依据触发器特性方程得到驱动方程，由输出卡诺图得到输出方程 （6）检查时序电路能否自启动 检查时序电路在时钟作用下能否从无效状态进入有效状态循环。 （7）画时序电路逻辑图 并不是每一时序电路的设计都需要以上设计步骤，例如题目中指定了触发器类型，就不需要触发器类型选择这一步了。 2．状态图与状态表 由实际对象画状态图或状态表是比较困难的，因为到目前为止还没有一个系统的方法，仍然依赖经验和对欲建立状态表与状态图的实际对象深入了解。 2．状态图与状态表 由实际对象画状态图或状态表是比较困难的，因为到目前为止还没有一个系统的方法，仍然依赖经验和对欲建立状态表与状态图的实际对象深入了解。 画状态图或状态时，首先假定一个初态，从这个初态开始，只要输入变量改变，就应该确定其次态（现态本身、或是已有的另一个状态、或是一个新的状态）。这个过程一直进行下去，直到每一个现态向其次态的转换都已被考虑，并且不构成新的状态为止。 5.2 设计举例 【例6-21】 试使用JK触发器设计一个四进制加减计数器，该计数器可以在控制信号X=0时加计数，X=1时减计数。 由于有4个状态，所以触发器的个数为2，采用自然二进制编码：状态0的编码为00，状态1的编码为01，状态2的编码为10，状态3的编码为11。 【例6-5】 用74LS165扩展单片机输入端。 解：利用74LS165将并行信号转换成串行信号的电路如图6-26（a）所示。 【例6-6】 双向移位寄存器74LS194构成时序产生器。 解：图6-27所示的是使用双向移位寄存器74LS194构成的时序产生器。 4 计数器 计数器是由触发器组成的时序电路，其功能是用触发器的状态记录输入端的时钟脉冲个数。它常用于计数、分频、定时及产生数字系统的节拍脉冲等，种类非常多，具体分类如下： 按照触发器是否具有同一时钟可分为同步计数器或异步计数器。具有同一时钟的计数器为同步计数器，否则为异步计数器。 按照计数顺序的增减，分为加减计数器，计数顺序增加