太原工业学院数字电子技术课件第八章 半导体存储器与可编程逻辑器件.pptVIP

8.1 概述 ROM 8.2 随机存储器RAM 8.3 只读存储器ROM 8.7 可编程逻辑器件的应用 8片1024×1位的RAM，构成1024×8位的RAM §7.4.2 字扩展方式 4片256×8位的RAM，构成1024×8位的RAM A7A6A5A4A3A2A1A0 000000000…… 000000000 000000000 A9 A8 0 0 Y0=0 …… CS=0 字线 0?255 0 1 Y1=0 000000000256?511 1 0 Y2=0 ……512?767 1 1 Y3=0 ……768?1023 例7.5.1 用ROM设计八段字符译码器，以输入地址A3A2A1A0为DCBA，以输出数据D0D1……D7作为a,b,……,g,h * 第八章 半导体存储器与可 编程逻辑器件 学习要点 只读存储器（ROM）的工作原理 随机存储器（RAM） 存储器扩展存储容量的连接方法 半导体存储器的功能及分类 利用存储器设计组合逻辑电路 随机存储器（Random Access Memory RAM） 半导体存储器能存储大量二值信息，是数字系统不可缺少的部分. 只读存储器（Read-Only Memory ROM） 种类: 掩模ROM 可编程ROM：PROM 可擦除可编程ROM：EPROM RAM 静态RAM：SRAM 动态RAM：DRAM 由制造工艺分： 双极型 MOS型 §8.2.1 静态随机存储器RAM 电路结构 地址输入 存储矩阵 行地址译码 读 写 控 制 I/O 地址译码器：行地址译码选出一行，列地址译码选出一列（或几列） 列地址译码 地址输入 CS R/W CS＝0 片选有效，可进行读写 R/w＝1 执行读操作 R/w＝0 执行写操作 2114RAM（1024×4位） 8.3.1 ROM的结构与原理 电路结构 地址输入 存储矩阵 地址译码器 输出缓冲器 数据输出 地址译码器：将输出的地址代码翻译成相应的控制信号，把指定单元选 出，其数据送输出缓冲器 输出缓冲器 提高存储器带负载的能力 实现输出状态三态控制，与系统总线连接 例1: 2位地址输入，4位地址输出，二极管存储器 A1A0：两位地址代码，能指定四个不同地址 地址译码器：将四个地址译成W0?W3四个高电平输出信号 W0 W1 W2 W3 0 1 0 0 1 1 0 0 1 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 A1 A0 D3 D2 D1 D0 1 1 0 0 0 1 1 1 0 1 1 0 0 1 0 1 存储矩阵：二极管编码器 W0=1 EN=0 W1=1 EN=0 W2=1 EN=0 W3=1 EN=0 输出缓冲器：提高带负载能力 数据表为： D3 D2 D1 D0 1 1 0 0 0 1 1 1 0 1 1 0 0 1 0 1 A1 A0 0 0 0 1 1 0 1 1 位线 地址线 字线 数据表为： D3 D2 D1 D0 1 1 0 0 0 1 1 1 0 1 1 0 0 1 0 1 W0=1 W1=1 W2=1 W3=1 D3’D2’ D1’D0’ 0 0 1 1 1 0 0 0 1 0 0 1 1 0 1 0 例2: MOS管ROM §8.3.2 EPROM的实例 一、雪崩注入MOS管（FAMOS）构成的EFROM FAMOS结构图 注入： 在漏极和源极间加高反压，漏极与衬底间的PN结击穿，其耗尽层的电子在强磁场中高速射出，一部分被浮置栅浮获，此部分负电荷在DS间负电压去除后无放电回路，得以保存。 擦除： 用紫外线或X射线照射FAMOS管，使SiO2层中产生电子空穴对，为浮置栅的负电荷提供放电通道。 FAMOS构成的存储单元 二、叠栅MOS管（SIMOS）构成的EPROM SIMOS结构图 N沟道增强型MOS管 在控制栅Ge上加正常高电平时，能在漏-源间构成导电通道，使SIMOS导通 电荷注入后，需要在Ge上加更高压才能形成导电沟道——VTH提高 在漏-源间加高电压，使雪崩击穿，同时在Ge上加高压正脉冲，则在栅极电场作用下，一部分穿过SiO2到达浮置栅，形成注入电荷。 iD VGS VTH 注入电荷前 注入电荷后 用SIMOS构成的EPROM 256×1位的EPROM，排成16×16的矩阵 读出时： 将地址低四位加到列地址译码器上，Bi=1，选中一列。 将地址高四位加到行地址译码器上，Wi=1，选中一行； EN＝