广东工业大学数字逻辑篮球计分器实验报告.docxVIP

广东工业大学数字逻辑篮球计分器实验报告　_____学院班____组、学号　协作者______________教师评定_________________　实验题目_________________数字逻辑期末综合实验_________________　一、题目　1.用HC161设计一个九进制计数器　2.用HC161设计一个分频器　3.用HC138译码器实现符合电路　4.用数据选择器实现符合电路　二、要求按顺序报告以下内容　1.设计分析过程　2.连线图　3.预分析其运行步骤、输入输出的变化过程　4.实验通过老师验证的，拍下实验实际连线图，及验证数据；没通过验证的，分析实验不成功的原因。　5.用Verilog编写的代码模块及测试平台　6.第一次仿真结果　实验报告　选做题目：用HC161设计一个九进制计数器(置数法)　1.设计分析过程　九进制计数器的计数容量是9，而计数器74HC161的计数器容量为16。显然，如使74HC161的计数初值由7开始，即可将计数容量由16变为9，从而得到九进计数器，相应的状态图如图所示。　由于需要在每次计数值达到1111后，下一个状态从0111开始，从而应使D3D2D1D0=0111。此时，还需生成置位PE信号，置位信号可通过将进位输出取反获得，即PE=TC。　2.连线图　3.预分析其运行步骤、输入输出的变化过程　输入变化主要是时钟信号的变化，其他数据变化都是根据时钟变化而变化的，实际连线图采用的是1Hz时钟信号，实验中是每1s产生一次时钟信号，即计数器每1s进行一次计数，从0111开始，随着时钟变化而进行计数，每次计数值达到1111后，下一个状态从0111开始。每次计数值达到1111时，还会生成进位信号，同时将进位信号取反，形成置位PE信号，使计数器重新由0111开始计数。　4.实验通过老师验证的，拍下实验实际连线图，及验证数据；没通过验证的，分析实验不成功的原因。　5.用Verilog编写的代码模块及测试平台　代码模块:　moduleHC161(CP,CEP,CET,MRN,PEN,Dn,Qn,TC);inputCP;　inputCEP,CET;　output[3:0]Qn;　inputMRN,PEN;　input[3:0]Dn;　outputTC;　reg[3:0]qaux;　regTC;　always@(posedgeCP)　begin　if(!MRN)　qaux广东工业大学数字逻辑篮球计分器实验报告)倒计译码显示电路控制电路加减计分器　目录　计分器要求....……………………………………………………………………....................................各功能键………………………………………………………………………………………..………2　2设计方案…………………………………………………………………………………………………………计分器的设计方案…………………………………………………………………………………….…秒脉冲发生器设计方案…………………………………………………………………………………..译码显示…………………………………………………………………………………………………..设计流程图………………………………………………………………………………………………..3　3.方案实现……………………………………………………………………………………………………...4　……………………………………………………………………………………………………...4　计分器模块…………………………………………………………………………………………………脉冲…………………………………………………………………………………………………………8　译码显示……………………………………………………………………………………………………总体电路图………………………………………………………………………………………………104.实验结果……………………………………………………………………………………………………..11　……………………………………………………………………………11　加减分按钮测试…………………………………………………………………………….12犯规罚分开关测试………………………………………………………………………………………..12教练暂停开关测试………………………………………………………………………………………..12复位开关测试……………………………………………………………………………………………..12　存在不足…………………………………………………………………………………….12　1设计任务目的与要求　计时器要求　计时器时间精确到秒，设每节比赛的初始设置时间为12分00秒，双方初始比分