专业集成电路实验报告.docxVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
专业集成电路实验报告   《专用集成电路》   实验报告   姓名专业班级学号指导教师   实验一开发平台软件安装与认知实验通信工程   一、实验目的   1、了解XilinxISE/QuartusII软件的功能。   2、掌握XilinxISE/QuartusII的VHDL输入方法。   3、掌握XilinxISE/QuartusII的原理图文件输入和元件库的调用方法。   4、掌握XilinxISE/QuartusII软件元件的生成方法和调用方法。   5、掌握XilinxISE/QuartusII编译、功能仿真和时序仿真。   6、掌握XilinxISE/QuartusII原理图设计、管脚分配、综合与实现、数据流下载方法。   7、了解所编电路器件资源的消耗情况。   二、实验用到的软件和器件   计算机、QuartusII软件或xilinxISE   三、实验内容:   1、本实验以三线八线译码器为例,在XilinxISE软件平台上完成设计电路的VHDL文本输入、语法检查、编译、仿真、管脚分配和编程下载等操作。下载芯片选择Xilinx公司的CoolRunnerII系列XC2C256-7PQ208作为目标仿真芯片。   2、用1中所设计的的三线八线译码器生成一个LS74138元件,在XilinxISE软件原理图设计平台上完成LS74138元件的调用,用原理图的方法设计三线八线译码器,实现编译,仿真,管脚分配和编程下载等操作。   四、实验步骤:   1、三线八线译码器VHDL电路设计   三线八线译码器的VHDL源程序的输入   设计文件存盘与语法检查   仿真文件设计   芯片管脚定义   编译与综合   编程下载   2、元件的生成、调用和仿真   五、实验原理   VHDL源程序   process(g1,g2,inp)   begin   if((g1andg2)=1)then   caseinpis   when000=yyyyyyyyyG1,   G2=G2,   INP=INP,   Y=Y   );   --***TestBench-UserDefinedSection***   u1:PROCESS   BEGIN   G1 ,满足指标要求。   2   、摆率仿真   仿真结果如下:   得到:SR=   ??????   =×106??/??满足指标要求。   3、共模电压范围仿真   为了测试共模电压范围,我们调整直流工作点分别在直流工作点为和是进行仿真。   直流工作点时,仿真结果如下   增益AV=,f?3????=??????,相位裕度为°,满足指标要求。直流工作点时,仿真结果如下   专用集成电路工艺实验报告   邵宸晟   1.半加器程序   modulemux(a,b,sl,out);   inputa,b,sl;   outputout;   assignout=(sl==0)?a:b;   endmodule   moduleerjiaqi(a,b,c,sum);   inputa,b;   outputc,sum;   muxu0(.a(a),.b(b),.sl(a),.out(c));   muxu1(.a(~c),.b(a),.sl(~b),.out(sum));   endmodule   `timescale1ns/1ns   moduletop;   rega,b;   wirec,sum;   erjiaqim(a,b,c,sum);   initial   begin   a=0;   b=0;   #100a=1;b=0;   #100a=1;b=1;   #100a=0;b=1;   #100$stop;   end   endmodule   2.测试test   3.仿真结果

文档评论(0)

jjkk585 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档