本科生期末试卷二十答案.docVIP

本科生期末试卷二十答案 选择题 1．B 2．A C 3．C 4．D 5．D 6．B 7．C 8．C D 9．B 10．B C D 填空题 A．CPU B．CPU C．主机 A．触发器 B．栅极电容 A．存储器 B．指令周期 C．不相同的 A．互连机构 B．系统功能 C．公共 A．组成结构 B．选择 C．多路 三、解：先将十进制数转换为二进制数： （20.59375）10=（10100.10011）2 然后移动小数点，使其在1，2位之间 10100.10011=1.0010011×24 ,e =4 于是得到 S=0， E = 4+127 = 131 M 最后得到32位浮点数的二进制格式为： 0100 0001 01010 0100 1100 0000 0000 0000 =（41A4C000）16 四、解：（1）由于主存地址码给定18位，所以最大空间为218=256K，主存的最大容量为256K。现在每个模块板的存贮容量为32KB，所以主存共需256KB/32KB=8块板。 （2）每个模块板的存贮容量为32KB，现用4K×4位的SRAM 芯片。每块板采用位并联与地址串联相结合的方式：即用2片SRAM芯片拼成4K×8位（共8组），用地址码的低12位（A0 ~ A11）直接接到芯片地址输入端，然后用地址码的高3位（A14 ~ A12）通过 3：8 译码器输出分别接到8组芯片的片选端。共 8×2=16个S RAM （3）根据前面所得，共虚8个模板，每个模板上有16片芯片，故主存共需8×16=128片芯片（SRAM）。 CPU选择各模块板的方法是：各模块板均用地址码A0 ~ A14译码，而各模块的选择用地址码最高三位A17，A16，A15通过3：8译码器输出进行选择。 五、解：（1）第一种指令是单字长二地址指令，RR型；第二种指令是双字长二地址指令，RS型，其中S采用基址寻址或变址寻址，R由源寄存器决定；第三种也是双字长二地址指令，RS型，R由目标寄存器决定，S由20位地址（直接寻址）决定。 （2）处理机完成第一种指令所花的时间最短，因为RR型指令，不需要访问存储器。第二种指令所花的时间最长，因为RS型指令，需要访问存储器。同时要进行寻址方式的变换运算（基址或变址），这也需要时间。第二指令的执行时间不会等于第三种指令，因为第三种指令虽然也访问存储器，但节省了求有效地址运算的时间开销。 （3）根据以知条件：MOV（OP）STA（OP）=011011，LDA（OP）=111100，将指令的十六进制格式转换为二进制代码且比较后可知： eq \o\ac(○,1)（F0F1）H （3CD2）H指令代表LDA指令，编码正确，其含义是把主存（13CD2）H地址单元的内容取至15号寄存器。 eq \o\ac(○,2) （2856）H代表MOV指令，编码正确，含义是把5号源寄存器的内容传送至6目标寄存器。 eq \o\ac(○,3)（6DC6）H是单字长指令，一定是MOV指令，但编码错误，可改正为（28D6）H。 eq \o\ac(○,4) （1C2）H是单字长指令，代表MOV指令，但编码错误，可改正为 （28D6）H。 六、解：设P1是有总延迟时间t1的非流水线处理器，故其最大吞吐量（数据带宽）为1/t1。又设Pm是相当于Pi的m段流水线处理器。其中每一段处理线路具有同样的延迟时间tc，和缓冲寄存器延迟时间tr，这样Pm的每段总延迟时间为tc+tr，故Pm的带宽为1/（tc+tr）。 如果Pm是将Pi划分成延迟相同的若干段形成的，则t1≈mti，因此Pi的带宽为1/（mtc）。由此可得出结论：条件mtc(tc+tr)满足，则Pm比Pi有更强的最大吞吐能力。 七、解：PCI总线结构框图如图B20.3所示： 图B20.3 PCI总线有三种桥，即HOST / PCI桥（简称HOST桥），PCI / PCI桥，PCI / LAGACY桥。 HOST总线：该总线又称CPU总线、系统总线、主存总线等，它不仅连接主存，还可以连接多个CPU PCI总线：连接各种高速的PCI设备。PCI设备可以是主设备也可以是从设备，或者兼而有之。系统中允许有多余的PCI总线。它们可以使用HOST桥与HOST桥总线相连，也可以使用PCI/PCI桥与已经同HOST桥连接的PCI总线相连。从而可扩充整个系统的PCI总线负载能力。 LAGA