本科生期末试卷 五 .docVIP

PAGE 3 本科生期末试卷 五 选择题（每题1分，共10分） 1．对计算机的产生有重要影响的是：______。 A 牛顿、维纳、图灵 B 莱布尼兹、布尔、图灵 C 巴贝奇、维纳、麦克斯韦 D 莱布尼兹、布尔、克雷 2．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是______。 A B C D 3．按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是______。 A 全串行运算的乘法器 B 全并行运算的乘法器 C 串—并行运算的乘法器 D 并—串型运算的乘法器 4．某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是______。 A 16MB B 2M C 8MB D 16M 5．双端口存储器在______情况下会发生读 / 写冲突。 A 左端口与右端口的地址码不同 B 左端口与右端口的地址码相同 C 左端口与右端口的数据码相同 D 左端口与右端口的数据码不同 6．程序控制类指令的功能是______。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I / O设备之间的数据传送 D 改变程序执行顺序 7．由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期 通常用______来规定。 A 主存中读取一个指令字的最短时间 B 主存中读取一个数据字的最长时间 C 主存中写入一个数据字的平均时间 D 主存中读取一个数据字的平均时间 8．系统总线中控制线的功能是______。 A 提供主存、I / O接口设备的控制信号响应信号 B 提供数据信息 C 提供时序信号 D 提供主存、I / O接口设备的响应信号 9．具有自同步能力的记录方式是______。 A NRZ0 B NRZ1 C PM D MFM 10．IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率可以是 ______。 A 100兆位 / 秒 B 200兆位 / 秒 C 400兆位 / 秒 D 300兆位 / 秒 填空题（每题3分，共15分） Cache是一种A. ______存储器，是为了解决CPU和主存之间B. ______不匹配而采用 的一项重要硬件技术。现发展为多级cache体系，C. ______分设体系。 RISC指令系统的最大特点是：A. ______；B. ______;C. ______种类少。只有取数 / 存 数指令访问存储器。 并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。 概括起来，主要有三种形式A. ______并行；B. ______并行；C. ______并行。 4. 软磁盘和硬磁盘的A. ______原理与B. ______方式基本相同，但在C. ______和性能上 存在较大差别。 5．流水CPU是以A. ______为原理构造的处理器，是一种非常B. ______的并行技术。目 前的C. ______微处理器几乎无一例外的使用了流水技术。 三.（9分）CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns,主存为250ns,求cache / 主存系统的效率和平均访问时间。 四.（9分）某加法器进位链小组信号为C4C3C2C1 ，低位来的信号为C0 ，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。 （1） 串行进位方式 （2） 并行进位方式 五.（10分）图B1所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在A组跨接端和B组跨接端之间分别进行接线。74LS139是 2 ：4译码器，使能端G接地表示译码器处于正常译码状态。 图B1 要求：完成A组跨接端与B组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。 （9分）运算器结构如图B2所示，R1 ，R2，R3 是三个寄存器，A和B是两个三选一的多路开关，通路的选择由AS0 ,AS1 和BS0 ，BS1端控制，例如BS0BS1 = 11时，选择R3 ，BS0BS1 =