第三模块半导体器件基础及分离元件门电路.pptVIP

* TTL非门的内部结构 1、输入为低电平（0.3V）时 “0” 不足以让 T2、T5导通 三个PN结 导通需2.1V 1V 1、输入低电平（0.3V） “0” 1V uo uo=5-uR2-ube4-uD2?3.4V高电平！ 2、输入为高电平（3.4V）时 全导通 电位被钳 在2.1V 反偏 ?1V 截止 2、输入为高电平（3.4V）时 饱和 UO=0.3V 此电路 TTL非门（反相器） 多反射结 结构 TTL与非门的内部结构 TTL与非门的改进电路（74H系列） +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 三极管复 合结构提 高驱动负 载能力 一、电压传输特性 2.3.2 TTL非门的特性和技术参数 测试电路 u0(V) ui(V) 1 2 3 UOH (3.4V) UOL (0.3V) 传输特性曲线 u0(V) ui(V) 1 2 3 UOH “1” UOL (0.3V) 阈值UT=1.4V 理想的传输特性 输出高电平 输出低电平 1、输出高电平UOH、输出低电平UOL UOH?2.4V UOL ?0.4V 便认为合格。 典型值UOH=3.4V UOL ?0.3V 。 2、阈值电压UT uiUT时，认为ui是低电平。 uiUT时，认为ui是高电平。 UT=1.4V 二、输入、输出负载特性 ？ 1、前后级之间电流的联系 前级输出为 高电平时 前级 后级 流出前级电流IOH（拉电流） 反偏 前级输出为 低电平时 前级 后级 流入前级的电流IOL 约 1.4mA (灌电流) 灌电流的计算 饱和 2、扇出系数 扇出系数为门电路输出驱动同类负载门的个数 前级输出为 高电平时 例如： 前级 后级 前级 前级输出为 低电平时 后级 输出低电平时，流入前级的电流（灌电流）： 输出高电平时，流出前级的电流（拉电流）： 例2：如图电路，已知 74S00门电路GP参数为： IOH （拉电流） /IOL (灌电流)=1.0mA/-20mA IIH/IIL=50μA/-1.43mA 试求门GP的扇出系数N是多少？若将电路中的芯片改为74S20，其门电路参数同74S00，问此时P0的扇出系数又为多少？ GP G1 Gn 求此类问题时，要对门P输出的高低电平情况分别进行讨论。 门P输出的低电平时，设可带门数为NL： 门P输出的高电平时，设可带门数为NH： 扇出系数=10 74S20为4输入与非门，所以 门P输出的低电平时，设可带门数为NL： 门P输出的高电平时，设可带门数为NH： 扇出系数=5 问题：门电路多余输入端如何处理？ 3、输入端负载特性 R ui “1”,“0”？ +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 假设某输入端接一电阻 R较小时 uiUT T2不导通，输出高电平。 R ui +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 R增大 R??ui??ui=UT时，输出低电平。 R临界=0.69k? R ui +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 例3：判断如图TTL电路输出为何状态？ 10KΩ 10Ω ≥1 10Ω Y0=0 Y1=1 Y2=0 Y0 Y1 Y2 例4：判断如图TTL电路输出为何状态？ Y1=0 Y2=0 10KΩ Y1 VCC Y2 ≥1 VCC 10KΩ 以上分析说明： 悬空的输入端相当于接高电平。为了防止干扰，一般将悬空的输入端接高电平。 TTL与非门在使用时多余输入端处理： 1. 接+5V。 2. 若悬空，UI=“1”。 3. 输入端并联使用。 1、TTL门输入端悬空的相当于接高电平。 2、为了防止干扰，可将与门多余的输入端接高电平，将或门多余的输入端接低电平。 1 0 与非门1输出高电平，T5截止。 与非门2输出低电平，T5导通。 ? TTL门输出端并联问题 当将两个TTL“与非”门输出端直接并联时： Vcc→R5→门1的T4→门2的T5产生一个很大的电流。 产生一个大电流 1. 抬高门2输出低电平; 2. 会因功耗过大损坏门器件。 注：TTL输出端 禁止直接并联（线与） § 2.4 其它类型的TTL门电路 2.4.1 集电极开路的与非门（OC门） *