电子科大微电子工艺(第九章)工艺集成.pptVIP

第九章 集成电路制造工艺集成 9.1 引 言 工艺集成 前面第二～八章分别介绍了氧化、扩散/离子注入、淀积、光刻、刻蚀、金属化以及化学机械抛光，这些都是单项工艺，这些单项工艺的组合称为工艺集成。 不同的工艺集成形成了不同的集成电路制造技术。 硅片制造厂的分区 硅片制造厂分成6个独立的生产区：扩散（包括 氧化、热掺杂等高温工艺）、光刻、刻蚀、薄膜（包括APCVD、 LPCVD、 PECVD、溅射 等）、离子注入和抛光（CMP）。 CMOS简要工艺流程 CMOS简要工艺流程（续） CMOS简要工艺流程（续） 本章介绍两种不同的集成电路制造技术 1. 基本的4～6μm 双极集成电路工艺技术 2. 先进的0.18μm CMOS集成电路工艺技术 9.2 基本的4～6μm双极集成电路工艺技术 工艺流程 备片→埋层氧化→光刻埋层区→薄氧氧化→埋层注砷→埋层推进→外延→隔离氧化→光刻隔离区→隔离扩散→基区氧化→光刻基区→基区注硼→基区推进→光刻发射区→发射区磷扩散→光刻引线孔→溅射铝→光刻铝电极→钝化→光刻压焊窗→合金→ 中测 器件剖面图及电路图 1. 备片：P型硅单晶、单面抛光片、晶向＜111＞、 电阻率ρ＝8～15Ω.cm 2. 埋层氧化 工艺目的： 制作注入掩蔽层 工艺方法：（干＋湿＋干）氧化 工艺要求： tox＝1000nm左右 3. 光刻埋层区 工艺目的：定义隐埋层注入区 工艺方法：光刻8步骤（HMDS气相成底膜、涂胶、软烘、对准曝光、曝光后烘焙、显影、坚膜、检查）、湿法刻蚀、湿法去胶 工艺要求：边缘整齐、无针孔、无小岛 4. 薄氧氧化 工艺目的：制作注入屏蔽氧化层，用于减小注入 损伤及沟道效应 。 工艺方法：干氧氧化 工艺要求： tox＝25nm左右 5. 隐埋层As注入： 注入能量：100KEV 注入剂量：4.0E15（4.0×1015 ions/cm2） 6. 隐埋层推进、退火： 工艺目的：获得合适的掺杂浓度分布和薄层电阻 以及杂质的电激活 工艺方法：N2/O2气氛高温退火 工艺要求：R□＝20Ω/□ 左右 埋层区版图及剖面图 隐埋层的作用： a. 减小集电极串联电阻 b. 减小寄生PNP管的影响 对隐埋层杂质的要求： a. 杂质固溶度大 b. 高温时在Si中的扩散系数小，以减小上推 c. 与衬底晶格匹配好，以减小应力 7. 外延淀积 工艺目的：形成电阻率和厚度符合要求的NPN晶体 管集电区；方便P－N隔离。 工艺方法：硅气相外延生长VPE 8. 隔离氧化：tox＝600nm左右，做隔离扩散的掩蔽层。 9. 光刻隔离区：定义隔离区域。刻蚀、湿法去胶。 隔离区版图及剖面图 10. 隔离扩散 工艺目的：制作独立的硅岛以形成电路元件间 的电气隔离。 工艺方法：B2O3乳胶源扩散 工艺要求：检测隔离岛对衬底的击穿电压 11. 基区氧化 工艺目的：获得高质量的器件表面保护层 工艺方法：去除硅片上的隔离氧化层、硅片清洗 （干＋湿＋干）高温氧化 工艺要求：tox＝450nm左右 12. 光刻基区 工艺目的：定义晶体管的基极注入区及电阻注入 区。 工艺方法：湿法腐蚀、不去胶 工艺要求：同埋层光刻 13. 基区硼注入 工艺目的：形成NPN晶体管的基区及扩散电阻 注入能量：60KEV 注入剂量：4.0E14 基区 版图及 剖面图 14. 基区推进 工艺目的：获得合适的基区掺杂浓度分布、方块 电阻和结深，注入杂质的电激活。 推进的作用：①注入杂质电激活 ②符合要求的掺杂分布