基于Tilera多核处理器的图像并行处理平台设计-电子与通信工程专业论文.docxVIP

学校代码 分 类 号  10701 TN919 学 号 1201120593 密 级 公开 TN82西安电子科技大学 TN82 硕士学位论文 基于Tilera多核处理器的图像并行处理 平台设计 作者姓名： 程如飞 领 域：电子与通信工程 学位类别： 工程硕士 学校导师姓名、职称： 企业导师姓名、职称： 王柯俨副教授 李郜伟高工 提交日期： 2014 年 12 月 Image Parallel Processing Platform Implementation Based on Tilera Multi-core Processor A thesis submitted to XIDIAN UNIVERSITY in partial fulfillment of the requirements for the degree of Master in Electronics and Communication Engineering By Cheng Rufei Supervisor: Wang Keyan Li Gaowei December 2014 西安电子科技大学 毕业论文独创性(或创新性)声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 本论文与资料若有不实之处，本人承担一切的法律责任。 本人签名： 日 期： 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用毕业论文的规定，即：研究 生在校学习期间论文工作的知识产权单位属西安电子科技大学。学校有权保留送 交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容， 可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后结合 毕业论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 (必威体育官网网址的论文在解密后遵守此规定) 本论文属于必威体育官网网址，在 年解密后适用本授权书。 本人签名： 导师签名： 日 期： 日 期： 摘要 在航天领域，相机技术的不断进步使得星上产生的各类型数据量越发庞大， 这也对数据处理平台的性能提出了更为苛刻的要求。单核处理器因生产工艺、架 构及功耗等各方面的限制，仅依靠提升主频难以再大幅提升性能，而利用内核个 数来弥补性能不足的多核处理器渐渐走进人们的视野，开始引领高性能处理器的 主流市场。然而，当内核超过一定的数量后，并行程序很难编写，无论在并行度 还是内存调度上，都会遇到很多的问题，因此，程序能否并行是多核处理器发展 的关键所在。 针对上述问题，本文主要研究了在多核平台上保证通用性的前提下，如何高 度并行地对图像处理算法程序进行运算，并搭建了针对 JPEG2000 及 JPEG-LS 解 压缩算法完成特定需求的并行处理系统。本文所实现的并行处理系统主要包含三 个模块：通信模块，内存管理模块，存储模块。其中，通信模块通过万兆光纤与 8 通道 PCIE 完成了平台内外部数据交换的功能；内存管理模块通过多线程以及设置 链表机制完成了对平台内外部数据分配的功能；存储模块通过 SSD 固态硬盘完成 了平台内部数据存储的功能。为保证本系统的高度并行，所做设计如下： (1) 采取多线程作为数据并行处理方式。本系统将多个解码线程分配至不同的 内核中，这种设计使得内核在独立解码的同时，可以更加方便的进行核间通信。 (2) 采取链表的机制进行数据分配。本系统维护了多条记录码流与恢复图像信 息的链表，解码内核可从链表中提取码流数据进行解码，并将恢复图像数据记录 入链表中。这种设计对平台内部数据进行合理的调度，最大限度的保证每一个内 核连续解码而不出现空闲等待的状态，大大提高了系统的并行效率。 (3) 采用针对实际需求而设计的通信协议。本系统针对平台数据传输特点，在 传输有效数据前，发送固定长度的数据包，该数据包中含有有效数据的相关信息， 接收端根据该数据包做出相应的接收准备。这种协议设计可以完全利用万兆光纤 网络与 PCIE 通道有效的硬件资源，明显提高了系统的通信速率。 (4) 采取二级缓存机制接收数据。本系统将内存进行分级，一级内存通过不断 的更新连续接收外部数据，并将码流数据进行拆帧，放入二级内存等待解码。这 种设计保证了并行系统可连续接收外部数据，满足了内部对码流数据进行拆帧的 特定需求。 通过长时间的性能测试，本系统具有可靠的稳定性，达到了理论完