数字电路技术基础试题集.docVIP

数字电路技术基础试题集 1.指出下列各种触发器中，哪些可以用来构成移位寄存器和计数器（ ）。 (A)基本RS触发器 （B）边沿JK触发器 （C）同步RS触发器 （D）同步D锁存器 2.构成一个9进制加法计数器共需（ ）个触发器。 （A）3 （B）10 （C）2 （D）4 3.基本RS-FF由二个与非门或者由二个或非门交叉构成，由二个与非门构成的基本RS-FF输入端触发信号是( )。 (A)低电平 （B）高电平 （C）脉冲前边沿 （D）脉冲后边沿 4.用CMOS门电路组成的单稳态电路，脉冲宽度Tw由（ ）决定。 （A）R、C （B）触发信号 （C）电源电压 （D）以上都是 5.用若干RAM实现位扩展而组成多位的RAM时，其方法是将下列选项中的（ ）以外的部件相应地并联在一起。 （A）地址线 （B）数据线（输出线） （C）片选信号线 （D）读/写线 6.在一个N位计数器中，时钟信号到达时，各触发器的翻转有先有后，这种触发器称为 ( )。 （A）同步计数器 （B）异步计数器 （C）时空计数器 （D）移位寄存计数器 7.下列函数式中，是最小项之和形式的为（ ）。 (A)Y1(A,B,C)=A+B｀C (B)Y2(A,B,C)=A｀B｀C｀+AB｀C+A｀ BC｀ (C)Y3(A,B,C)=ABC+(A｀BC｀)｀ (D)Y4(A,B,C,D)=ACD+A｀C｀D+ABD｀ 8.和TTL电路相比，CMOS电路最突出的优势在于（ ）。 (A)可靠性高 (B)抗干扰能力强 (C)速度快 (D)功耗低 9.可以将输出端直接并联实现“线与”逻辑的门电路是（ ）。 第(A)三态输出的门电路； (B)推拉式输出结构的TTL门电路； 一(C)互补输出结构的CMOS门电路 (D)集电极开路输出的TTL门电路。 页 10.在图1.1的TTL门电路中，输出为高电平的是（ ）。 0101YYYY1 悬空 50Ω100Ω (A) (B) (C) (D) 图1.1 1.=（ ）=（ ）。 21016 3 2.对边沿JK触发器，若现态为0时，若要次态为1有K= 0 ，J= 和 K= ，J= 两种方法。 4 3._ _器是时序逻辑电路最基本的部件；_ 器是最基本的算术运算部件。 1 4. 和 是A/D、D/A转换器的两个最重要的指标。 5.ROM电路主要由 、 、 三部分组成。 6.RS触发器特性方程是： 。 7.两个M进制计数器，第一个高位接第二个的时钟端，第一个时钟端输入计数脉冲， 此计数器组成_ _进制计数器。 8.若将D触发器转换成T触发器，则应令D= 。 9.数值比较器的比较结果有：_ __、_ ___、_ _。 10.移位寄存器既能 _ __数据，又能完成_ __功能。1.比较简单门电路、TTL集成逻辑门电路、CMOS门电路的优缺点。 2.多谐振荡器、单稳态触发器、双稳态触发器（普通触发器），各有几个暂稳态？各有几个 能够自动保持的稳定状态？并说明每种电路的主要用途。 1.组合电路如图4.1所示，写出图中所示逻辑图的逻辑函数表达式，并简要说明其逻辑功能。 （8分） ABLC 图4.1 2.用卡诺图将下列两函数分别化简成为最简与或式。（Σ为最小项之和。）（8分） m (1)F1（A，B，C，D）=Σ（0，1，2，5，6，8，9，10，12，14） m F2(A,B,C)=AB｀C｀+A｀B｀C+ABC+A｀BC｀ (2) 给定约束条件为：A｀B｀C｀+A｀BC=0 3.用74160构成的电路如图4.2所示，请指出该电路为几进制计数器？（74160是十进制计数器，具异步清零和同步置数功能）。（4分） Q0Q1Q2Q3CPCPRD`EP7416011LD`ETD0D1D2D3 1 图4.2 4、如果要实现如下图4.3所示各TTL门电路输出端所示的逻辑关系，请分析各电路输入端 的连接是否正确？如果不正确，请予以改正。（6分） AAAF2=(A+B)`F1=(AB)`F3=(AB)`BBB 50ΩVCC 图4.3 5.用一个集成译码器74L138和二个与非门（自行添加）实现下列二输出逻辑函数，并画连 线图。（S1、S2、S3是集成译码器74L138三个输入选通控制端）。（8分） Y1=A｀B｀C+AB｀C｀+BC Y2=B｀C｀+ABC｀ 图4.4 6.画出图4.5中各JK触发器在时钟信号作用下输出端Q、Q电压的波形。设各触发器初态01 为0。（6分） 1Q0Q1 JQ0JQ1 CP KQ0`KQ1` CP Q0 Q1 第 图4.5 三 页 用与非门设计一个举重裁判表决电路。要求写出整个设计过程，并画出你所设计的逻辑 图。设举重比赛有3个裁判，一个主裁判和