带数字自校正的CMOS带隙基准电压源设计-微电子学与固体电子学专业论文.docxVIP

万方数据 万方数据 DESIGN OF CMOS BANDGAP REFERENCE WITH DIGITAL SELF-CALIBRATION A Master Thesis Submitted to University of Electronic Science and Technology of China Major: Microelectronics and Solid-State Electronics Author: Zhu Bo Advisor: Prof. Yu Qi School: Microelectronics and Solid-State Electronics 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的 地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不 包含为获得电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示谢意。 作者签名： 日期： 年 月 日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论 文的规定，有权保留并向国家有关部门或机构送交论文的复印件和 磁盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位 论文的全部或部分内容编入有关数据库进行检索，可以采用影印、 缩印或扫描等复制手段保存、汇编学位论文。 （必威体育官网网址的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日 摘 要 摘 要 为了校正由于器件失配导致的基准电压偏差，提高基准电压源的初始精度， 基于斩波调制技术和数字修调技术，并结合逐次逼近数模转换原理，本文提出了 一种带数字自校正的 CMOS 带隙基准电压源。 首先，论文介绍了带隙基准电压源的温度补偿原理以及性能指标，提出了两 种典型的带隙基准电压源结构，并对其中的一种典型结构进行了失配分析，同时 介绍了斩波调制和数字修调这两种失配校正技术。 接着，本文提出了数字自校正带隙基准电压源的设计思想，该电压源在电源 上电后能够短时间内自动校正，相对于外部数字修调技术和斩波调制技术，无需 逐个地编码校正且电路的功耗和噪声非常低。接下来给出了电路系统架构，主要 模块包括带修调阵列的基准核心电路、开关电容电路、比较器、逐次逼近寄存 器、时序控制电路和上电复位电路等，并介绍了系统的具体工作流程。 然后，基于 65nm 标准 CMOS 工艺，对数字自校正带隙基准电压源的子模块 以及系统进行了电路设计和仿真验证。基准核心电路采用 6 位电阻修调阵列进行 数字校正；运用电荷注入抵消技术设计电压采样保持开关电容电路；在锁存器之 前采用输出失调存储前置运算放大器的高精度比较器结构；D 触发器和逻辑门电 路构成具有移位功能的 6 位逐次逼近寄存器和具有计数功能的时序控制电路；上 电复位电路由电源检测延时电路、延迟整形电路和脉冲产生电路三部分构成。电 路系统采用 Monte Carlo 模型仿真，校正前基准电压的平均值为 1.2071V，标准差 为 16.0mV，3σ 误差为±3.99%，校正后基准电压的平均值为 1.2053V，标准差为 1.2mV，3σ 误差为±0.30%。 最后，数字自校正带隙基准电压源采用65nm 1P5M 标准 CMOS 工艺进行版 图设计，整个版图面积为0.036mm2；并对49颗芯片样品进行了测试，校正前基准 电压的平均值为1.2019V，标准差为21.5mV，3σ误差为±5.36%，校正后基准电压 的平均值为1.2043V，标准差为4.4mV，3σ误差为±1.11%；系统处于校正阶段时的 功耗低于500μW，而校正后稳定阶段功耗约为80μW；校正前后温度系数约为 20ppm/°C，电源抑制比优于-50dB。 关键词：带隙基准电压源，数字自校正，器件失配，电阻修调，初始精度 I ABSTRACT ABSTRACT Based on the techniques of trimming and chopping, combined with the principle of successive approximation digital-to-analog conversion, a digital self-calibrated bandgap reference (DSC-BGR) that can calibrate the offset voltage caused by components mismatch is designed.