cmos逻辑门电路教学讲义.pptVIP

TTL — 晶体管-晶体管逻辑集成电路 集成门电路 双极型 TTL (Transistor-Transistor Logic Integrated Circuit , TTL) ECL NMOS CMOS PMOS MOS型（Metal-Oxide- Semiconductor，MOS） MOS — 金属氧化物半导体场效应管集成电路 CMOS逻辑门电路 0 UDS ID 负载线 ui=“1” ui=“0” uo=“0” uo=“1” ui uo UCC R D S 2.6.1 CMOS反相器 1. MOS管的开关特性 2.6.1 CMOS反相器 MOS管的漏极D和源极S当作一个受栅源电压控制的开关。 VGS＞ VT时，D，S间形成导电沟道，开关闭合。 VGS＜VT时，D，S间没有导电沟道，开关断开。 简化电路： NMOS d PMOS d g g s s 2.6.1 CMOS反相器 1. MOS管的开关特性 UCC S T2 D T1 A F NMOS管 PMOS管 CMOS电路 2. CMOS “非” 门电路 2.6.1 CMOS反相器 UCC S T2 D T1 ui uo ui=0 截止 ugs2=?UCC 导通 u０=“１” 2. CMOS “非” 门电路 UCC S T2 D T1 ui uo ui=１ 导通 截止 u０=“０” 2. CMOS “非” 门电路 ①A、B当中有一个 或全为低电平时， TN1、TN2中有一个 或全部截止，TP1、 TP2中有一个或全 部导通，输出Y为 高电平。 2.6.2 CMOS门电路 1. CMOS “与非” 门电路 ②只有当输入A、B 全为高电平时，TN1 和TN2才会都导通， TP1和TP2才会都截 止，输出Y才会为低 电平。 2.6.2 CMOS门电路 1. CMOS “与非” 门电路 ①只要输入A、B 当中有一个或全 为高电平，TP1、 TP2中有一个或全 部截止，TN1、 TN2中有一个或全 部导通，输出Y为 低电平。 2.6.2 CMOS门电路 2. CMOS “或非” 门电路 ②只有当A、B全 为低电平时，TP1 和TP2才会都导通， TN1和TN2才会都 截止，输出Y才会 为高电平。 2.6.2 CMOS门电路 2. CMOS “或非” 门电路 A B L 0 0 0 0 0 1 0 1 0 0 2.6.2 CMOS门电路 3. CMOS “异或” 门电路 A B L 0 0 0 0 1 1 0 1 0 1 0 0 0 1 2.6.2 CMOS门电路 3. CMOS “异或” 门电路 A B L 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 0 0 2.6.2 CMOS门电路 3. CMOS “异或” 门电路 A B L 0 0 0 0 1 1 1 0 1 1 1 0 1 1 0 0 0 1 1 1 1 1 所以有： 2.6.2 CMOS门电路 3. CMOS “异或” 门电路 2.6.2 CMOS门电路 3. CMOS “异或” 门电路 双极型CMOS电路继承了双极型器件速度快和 CMOS器件功耗小的优点,所以应用愈来愈广泛. V0 VI T1 T2 VDD ● M1 MN M2 MP MP、MN构成CMOS反相器 M1、M2为泄放通道， BJT基区存储电荷 T1、T2组成推拉输出级 1、电路组成 2.6.3 BiCMOS门电路 2、工作原理 当 VI=VDD时 MN导通 、M1导通 、T2导通 MP截止、 M2截止 、T1截止 ∴　VO=VOL 当 VI=0V时 MN截止、 M1截止 、T2截止 MP导通 、M2导通 、T1导通 ∴　VO=VOH=VDD V0 VI T1 T2 VDD ● M1 MN