串行级联编译码的设计与FPGA实现-信息与通信工程专业论文.docx

Classified Index：TN911.22 U.D.C: 621.39 Dissertation for the Master’s Degree in Engineering DESIGN AND IMPLEMENTATION OF SERIAL CONCATENATED CODEC BASED ON FPGA Candidate： You Jiabin Supervisor： Asso. Prof. Wu Shaochuan Academic Degree Applied for： Master of Engineering Speciality： Information and Communication Engineering Affiliation： School of Electronics and Information Engineering Date of Defence： June, 2011 Degree-Conferring-Institution： Harbin Institute of Technology 摘 要 通信的最基本要求是有效性与可靠性，纠错编码技术是保证通信可靠性的 重要技术之一。带交织器的 RS(Reed-Solomon)码与卷积码组成的串行级联编码 方案具有优良的抗误码性能，能够有效的纠正随机错误与突发错误，被广泛应 用于卫星通信、移动通信以及数字电视广播系统中。 本文首先分析了卷积码与 RS 码的基本原理，包括基本概念、表示方法、 编译码原理并给出了卷积码与 RS 码在 AWGN(Additive White Gaussian Noise) 信道下的误码性能曲线；然后针对级联码的组成讨论了卷积码参数选择、交织 深度选择以及 RS 码的选择对于级联码抗误码性能的影响，给出了本文级联码 方案在 Matlab 平台上、AWGN 信道下的误码性能仿真曲线。 结合仿真中参数选择情况，在 FPGA 的实现过程当中，采用了自顶向下的 设计方法，在卷积码部分研究了卷积码编码器实现、维特比译码器实现、交织 与解交织器的实现；在 RS 码部分研究了 RS 码编码器与 RS 码译码器的实现， 其中针对 RS 译码器研究了伴随多项式计算、Berlekamp-Massey 算法，并应用 钱有哪些信誉好的足球投注网站算法与福尼算法计算错误位置多项式与错误值多项式。给出了各部分通 过 Altera 公司 SignalTap II 软件获得的 FPGA 内部各部分信号仿真。 最后给出了本文中串行级联码方案的 FPGA 实现方法，通过仿真验证了该 纠错编码方案的最大抗误码能力。在采用 Altera 公司 Cyclone II 平台时，该级 联码能够实现可用净码流 87.44Mbps 吞吐率。 关键词：串行级联码；卷积码；RS 码；Matlab；FPGA Abstract Efficiency and reliability are the general requirements for communication systems. Channel coding technique plays an important role in enhancing the reliability of communication systems. The serial concatenated code which is made up of the outer code Reed-Solomon code and inner code convolutional code with interleaver between them has an large error-correcting capability that performs well against both random and burst errors. Nowadays, it has been widely used in many fields such as satellite communication, mobile communication and DVB (Digital Video Broadcasting) systems. Firstly, the fundamental principles of convulutional and RS codes including general conceptions, constructions and encoding and decoding algorithms are analyzed with the performance curves of theirs given. On the