大规模集成电路设计课程教学改革和实践.docVIP

大规模集成电路设计课程教学改革和实践 　　摘要:针对“大规模集成电路设计”课程实践性强的特点,围绕大规模集成电路设计流程和主流EDA工具,构建高效的理论教学内容框架与实践教学流程,把集成电路设计的理论和实际紧密结合,充分发挥学生的主动性和创造性,强化学生的实际动手能力,培养了学生的工程意识和系统观念,取得了良好的效果。 　　关键词:集成电路设计;EDA工具;教学改革;设计流程 　　作者简介:叶波(1971-),男,江苏泰兴人,上海电力学院计算机与信息工程学院,教授,理学博士,主要研究方向:集成电路设计。(上海 200090)赵倩(1969-),女,湖南衡阳人,上海大学机电工程与自动化学院博士研究生,上海电力学院计算机与信息工程学院,(上海 200090)副教授,主要研究方向:集成电路设计、机器视觉。(上海 200072) 　　基金项目:本文系上海市重点课程建设项目(项目编号的研究成果。 　　 　　信息产业是21世纪的支柱产业,微电子技术作为当代信息技术的一大基石,[1]与国民经济发展、人民生活水平提高乃至国防建设都密切相关,是衡量一个国家综合国力的重要标志之一。目前,我国正大力发展微电子技术,并在上海浦东等地建立了微电子产业化基地,因而急需集成电路设计、工艺技术、产品开发和应用、封装、测试等各个层次的微电子专业人才。国内很多大学也都相继开设了电子科学与技术专业,以培养集成电路方向的专业人才。 　　本文结合上海电力学院电子科学与技术专业的实际,提出了“大规模集成电路设计”课程的教学改革研究项目,旨在为该专业和相关专业的学生提供良好的理论教学和实践平台,使学生能够实现理论与实际的结合,极大地提高学生的学习兴趣,培养学生的创新意识和实践能力,同时也为青年教师进行教学科研提供良好环境。 　　在该课程实践教学方面,通过对各种EDA开发工具的学习和使用,[2]让学生掌握现代EDA设计思想和方法,了解和掌握从芯片定义、RTL语言编写、[3]功能验证、[4]逻辑综合、[5]版图设计,[6]到寄生参数提取和版图验证的整个集成电路正向设计流程。熟练运用Cadence、Synopsys等公司的主流EDA工具,熟悉从系统建模到芯片版图设计的全过程。培养学生具备从简单的电路设计到复杂电子系统设计的能力,具备进行集成电路设计的基本专业知识和技能。 　　一、理论教学内容体系改革 　　该课程的主要内容包括集成电路设计的基本概念、HDL代码的语法和编码风格、功能仿真和验证、逻辑综合、版图设计和EDA工具的使用等。改革的重点是以集成电路设计流程为主线,理论与实践并重,让学生建立一个系统的集成电路设计思路和架构。 　　理论教学部分重点进行集成电路设计原理、Verilog HDL语言、功能验证、逻辑综合,以及常用EDA工具,如Cadence NC-Verilog和Synopsys VCS仿真软件、逻辑综合软件Synopsys DC的讲解等。 　　集成电路设计原理部分将集成电路设计中电路与系统的视角统一起来,在深入系统地介绍深亚微米工艺条件下半导体器件的基本知识和最基本的门电路,如倒相器之后,逐步把这些基础知识引入到更加复杂的模块,比如更复杂的门、寄存器、控制器、移位器、加法器、乘法器和存储器等。在深亚微米工艺的设计条件下,设计者不仅仅需要考虑整个系统的设计问题,还要随时警惕各种器件和连线的延迟所带来的问题。另外,针对深亚微米工艺条件下设计人员所面对的新挑战,例如串扰问题、天线效应、信号完整性问题、时钟分布问题、功耗问题等,都必须有非常详细的阐述。 　　目前集成电路工艺水平已经发展到纳米时代,教科书的更新速度远远落后于工艺的发展速度,对于集成电路在纳米工艺条件下出现的新问题,通过查阅必威体育精装版的文献资料,并通过大量的设计实例向学生介绍必威体育精装版的集成电路设计技术与发展趋势,紧跟集成电路技术的发展,及时解决当前集成电路设计的核心问题。 　　由于NC-Verilog和VCS是针对Verilog HDL代码的仿真工具,所以在理论课程中除了重点介绍HDL源代码和测试平台的编写方法和语法外,讲课过程中还要与其他相关课程融会贯通,例如,讲解软件使用方法时与“FPGA应用开发”课程中常用的工具――Altera公司的Quartus II软件进行比较,让学生了解其区别。 　　对于逻辑综合环节,除了进行理论讲解外,还针对最常用的Synopsys逻辑综合工具DC的语法进行详细的描述,这样,学生在这些基本知识的引导下,在做实验写综合约束文件时,就能够深刻领会每条命令的使用方法和含义,以及修改时序违反约束条件时的理论根据。对于建立时间、保持时间以及时钟偏斜(Clock Skew)等对时序路径的约束作用有深刻的理解。 　　二、实践环节的教学改革 　　实