戴尔信息技术(昆山)有限公司createt。。。.pptVIP

数字逻辑 第4章 教学要求 组合线路的设计 1．组合线路的设计方法概述 2．逻辑问题的描述 3．逻辑函数的变换 4．可利用任意项的线路设计 要求：在组合线路分析的基础上掌握基本的组合线路的设计方法，掌握数据选择器、译码器、编码器、数据比较器、加法器等中规模组合逻辑标准器件的逻辑功能与使用方法。 例1 解： 第1步，列写逻辑表达式，根据题意，3个操作键“+”，“－”和“×”是组合逻辑电路的输入端，分别用A、B、C表示。当按下键时，输入值为“1”，反之为“0”。输出端产生操作码是两位二进制数代码，分别用F2和F1表示。真值表如表3-1所示。在真值表中第1行，A、B、C都是“0”，表示3个操作键“+”，“－”，和“×”都没有按下。在真值表中第4行，A为“1”，表示“+”键按下，产生“0^1”操作码。这时B为“0” 同时C为“0”，表示“－”、“×”键没有按下。在真值表中第3、5、6和7行，A、B和C变量中有两个或者两个以上同时为“1” 是不可能发生的，即不可能发生两个键同时按下去的情况。从组合逻辑电路来讲，最小项m3，m5，m6和m7是这个组合逻辑电路输入端不可能产生的最小项。它们是这个组合逻辑电路的4个无关最小项。 例1 解： 在真值表中，表示逻辑函数F2和F1中的无关最小项，是在F2，F1两列中分别填上“d”，表示d所对应的这些最小项是这个组合逻辑电路的无关最小项。 作业 集成显示译码器 74LS47和74LS48是两种七段数字译码器。 74LS 47七段数字译码器的输出是低电平有效，用以驱动图 c的七段式数码显示器。 74LS48七段数字译码器的输出是高电平有效，用以驱动图d的七段式数码显示器。 数据选择器 数据选择器是一种多路输入，单输出的组合逻辑电路。它的逻辑功能是从多路输入中选择一路输入送到输出端输出。从多路输入中选择一路输入由输入选择控制端决定。如果一个数据选择器有2n个输入端，则要有n个输入选择控制端。常用的数据选择有4路选择器、8路选择器和16路选择器。下面以4路数据选择器为例，说明数据选择的逻辑功能和使用方法。 超前进位加法器 超前进位加法器 把上述C1代入到C2，C2代入到C3，C3代入到C4，则C4、C3、C2和C1的表达式如下； 超前进位加法器 二-十进制加法器 作业 P154 24（2）， 26 图3-6 串行加法器 b. 超前进位加法器 超前进位加法器主要改进进位的方式。在超前进位加法器中，如果出现由于低位的两个二进制数相加对它的某个高位产生进位的话，则不用逐级传递向高位产生进位，而是直接对这个高位产生进位。这种进位方式称“超前进位”。在进位方式上采用超前进位的加法器称“超前进位加法器”。如果采用超前进位，加法器中的每一个全加器之间的就不能串接联接，即高位全加器的进位位Ci不能使用低位全加器的进位位Ci了。也就是，加法器中的每一位全加器的进位输出端Ci需要设计逻辑电路。这里用图3-5为例，设计C4、C3、C2和C1的进位表达式，最后得到C4、C3、C2和C1的逻辑电路图。为了得到C4、C3、C2和C1的逻辑电路图，首先写出第i位进位的逻辑函数表达式，然后推导出C4、C3、C2和C1的进位表达式。 令Gi＝AiBi，Pi＝Ai⊕Bi 则 Ci＝Pi＋GiCi－1 在这里Gi称为“进位产生函数”。Pi称为“进位传递函数”。当i = 1，2，3，4时，C4、C3、C2和C1的进位表达式如下： C1＝P1＋G1C0 C2＝P2＋G2C1 C3＝P3＋G3C2 C4＝P4＋G4C3 由上述的表达式可知，某个进位位Ci只与Gi和Pi有关，也就是与相加的两个四位二进制数的数符和C0有关，而与低一位的进位无关。 由真值表可以看出，为了增强器件的功能，在74LS48中还设置了一些辅助端。这些辅助端的功能如下： (1)试灯输入端 LT ：低电平有效。当 LT=0时，数码管的七段 应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏。 (2)动态灭零输入端 RBI ：低电平有效。当 LT=1、 RBI＝0 且译码输入全为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。本输入端用于消隐无效的0 。如数据0034.50可显示为34.5 辅助端功能 本端主要用于显示多位数字时，多个译码器之间的连接。 （ 3 ）灭灯输入 / 动态灭零输出端 RBO BI / ：这是一个特殊的端 钮，有时用作输入，有时用作输出。当 RBO BI / 作为输入使用， RBO BI / ＝ 0 时，数码管七段全灭，与译码输入无关。当 RBO BI / 为输出使用时，受控于 LT 和 RBI： LT ＝ 1 且 RBI ＝ 0 时， RBO BI /