PCB电磁兼性设计探讨.docVIP

PCB电磁兼容性设计探讨 　　摘 要：随着电子技术发展，电子产品越来越多，而各种设备所处的电磁环境也越来越复杂，产品受到电场磁场干扰问题越来越严重，因此，对电子产品使用兼容性提出了更高，更加严格的要求。而满足兼容性要求，就需要通过增强PCB板的电磁兼容，本文就PCB电磁将兼容性设计探讨作简要阐述。 中国论文网 /1/viewhtm 　　关键词：PCB 电磁兼容 设计 　　中图分类号：TN41 文献标识码：A 文章编号：1674-098X（2017）08（c）-0093-02 　　PCB电磁兼容设计的另一种称呼是抗干扰设计，电子产品中通常都要做好抗干扰设计，为元器件的稳定运行提供支持，为电子产品的可靠质量提供保障。 　　1 PCB电磁兼容性设计 　　对电子设备PCB进行设计时一方面要减少电子频谱发射，另一方面要保护设备受到电磁干扰。形成干扰需要具备3个要素：耦合路径、接收器、干扰源，三要素缺一不可。而电磁兼容设???与电路存在着密切关系，电磁兼容设计需要将辐射降低到最小并增强对辐射的抗干扰能力以及易感性。同时切断耦合路径时，考虑到传导耦合辐射，前者是低频时常见的状况，而后者则是高频时常见的状况，抗干扰设计工作需要遵循的原则是，对干扰源进行抑制，切断传播途径，增强抗干扰性能。对干扰源进行抑制就是最大程度减少干扰源数字器件电压变化率，这是抗干扰工作中最重要的原则，也是需要优先考虑的原则，达成该目标则是通过并联电容与干扰源两端。就传播路径切断而言需要考虑到CPU受到震动的影响，而电源做好，抗干扰问题就已经解决了一半。对于一块PCB板而言，一般需要在总电源的入口处对地并联一个TVS管，TVS管之后再串联一个铁氧体抑制元件（如：共模电感）。在进行电源线布线时，尽量采用星型结构或总线型结构或星型与总线混合结构，走线宽度根据需要进行设计，不要出现环路。在进行其他信号线布线时，需要根据实际信号选择合适的走线宽度与走线间间距，还需要根据信号速率或形态选择合适的走线方式，比如等长走线、蛇形走线等；如果某根信号线很长时，可以考虑“S”型走线。同时需要在CPU对噪声敏感，需要为其增加稳压器或者是滤波电路，以此来减小噪声对其造成影响。CPU晶振引脚与晶振尽量缩小距离，时钟信号走线要做到短而粗，同时时钟区一般需要进行包地隔离处理。晶振外壳需要接地，电路板需要合理分区，比如数字、模拟信号、强弱信号，最大程度将敏感元件与干扰源、模拟区与数字区二者之间用地线进行隔离，增强元器件抗干扰性能。如果板子上存在高压信号（比如220V交流），一定要遵循相应的设计安规进行布局、走线或隔离。从敏感器件考虑，最大程度减少对干扰的拾取，以及不正常状态尽快恢复。在速度满足要求的状况下，选用低数字电路或者是降低CPU晶振频率，IC器件尽量焊接于电路板，而不用IC座。不同静电压物体在相互靠近的时候会导致电荷转移，而一些敏感设备则可能会受到损伤。系统内部由于导线与元件之间的性能不同也会产生干扰，自兼容性在设计时也需要被考虑到。 　　2 电磁兼容设计常用措施 　　2.1 元器件的选用 　　首先是无源元件选择，该环节也是影响到兼容性的主要因素，由于不同元件有其各自的特性，在适当时必须对其进行选择，确保在电路中能够发挥其应有作用。从电磁兼容方面来考虑，无引脚器件抗干扰效果比较好。片式电容与电阻要低于其寄生参数，高频时应该优选。在集成电路方面，只要能够确保系统功能完成，尽可能使用低边沿速率的器件。从封装角度来考虑，应首选表贴器件；其安装位置更低，安装面积更小；电磁兼容方面表面突出。比如能选择无源晶振就决不选择有源晶振，在面对高频与尖峰信号时，需要加入磁珠或共模电感等抑制器件。 　　2.2 元器件布局 　　布局指的是将所有的元器件合理设置于有限的面积上。元器件在安装时需要考虑到两方面问题，电气性能优化，布线布通率。从电气性能角度来看，尽量按电路功能模块进行布局，比如高频电路尽量布局在一块，DC-DC电源电路尽量布局在一起，并对这些电路预留屏蔽罩设计，必要时可以加入屏蔽罩来提高PCBA的整体性能。按电路功能模块进行布局后，不仅可以提高布线的布通率，还有利于多人协作布线设计。布线成功率会受到布局是否合理影响，同时也会受到后期工艺与造价等因素影响。需要兼顾到多个方面。地线平行布放或者是双层板电源线布放时，可以形成PCB电容，并能够达到去耦效果。而多层板中接地面与电源面则可以形成PCB电容，并且其等效于均匀分布于面板的去耦电容，并且效果要远远好于双面板。而单独分立元件电容则不具备该特性。单考虑电磁兼容，多层板无论是在噪声，尺寸，或是性能方面都要明显优于双面板。 　　2.3 特殊元器件位置问题 　　考虑到PCB电磁兼容的要求，元器件排列需要充分考虑到抗干扰问题