- 1、本文档共8页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于DSPCPLD超导磁储能系统控制器研究
基于DSP+CPLD超导磁储能系统控制器研究
【摘 要】本文介绍了超导磁储能(SMES)系统的总体结构,推导了控制算法的基本原理,提出了一种基于数字信号处理器(DSP)和可编程逻辑控制器件(CPLD)相结合的控制策略。其中,DSP 用于采样和数据计算,CPLD 用于产生PWM信号。此控制策略简化了硬件和软件设计,并充分利用CPLD的快速性,节省CPU的资源,可以实现复杂控制。
【关键词】超导磁储能;数字信号处理器;CPLD;PWM
1. 引言
超导磁储能(superconducting magneitic energy storage,缩写为SMES)是基于现代电力电子技术发展的一种新的储能方式,它以其快速而独立的功率双向调节功能成为高新技术研究的热点[1]。SMES最大的优越性在于其能快速地与系统进行有功和无功交换,而且有功无功的交换可四象限独立进行。控制器和控制策略的设计非常关键,它是决定SMES装置能否与电网良好的匹配,并根据不同的控制目标最大限度的改善电力系统性能的主要因素。本文提出的将数字信号处理器和可编程逻辑控制器件相结合的数字控制方法,具有抗干扰、控制精度高等优点。实践证明,该技术具有广泛的推广应用前景。
2. SMES系统的总体结构和变换器结构
2.1 超导储能系统总体结构由超导线圈、制冷装置、变流器、控制器和保护电路等几部分组成。其结构图如图1所示[2]。
图2 多模块并联的电流型组合变流器结构2.2 从变流器“基本单元并联”的思想出发,采用将多个模块直接并联的电流型组合变流器结构,其结构图如图2所示。 当超导储能系统需要大容量的变流器时,可通过直接并联模块数目来改变变流器总功率容量。当模块数变化时,只需对保护设定和软件中若干参数做调整,无需改动其他硬件,因此易于实现扩展。
3. 控制算法研究
3.1 基于赤木泰文[3]定义的瞬时实功率和瞬时虚功率,在三相电路中通常称为瞬时有功功率p和瞬时无功功率q。有:
P=uaia+ubib+ucic
q=1 3 [ubcia+ucaib+uabic ] (1)
在三相电压对称的电网中,三相电流和三相电压之和为零,即:
isa+isb+isc =0
usa+usb+usc =0 (2)
3.2 令SMES接入点处的电流等于变流器调制电流的滤波电流,即isn=icn ,其中 n=a,b,c在调制过程中,设变流器直流侧电流idc 恒定,变流器工作在三逻辑SPWM调制方式,其直流侧可以等效为一个电流源,用三值逻辑开关函数Yn来描述其交流侧的电流,有:
in(t) =Yn(t) ·Idc (3)
因此可得: ia(t)=Ya(t)·Idc
将Yn经过傅立叶变换,得:
Ya=∑∞n=2m+1ynsin(nωt+θn) m0 (4)
其中,基波幅值 y1=32x1。
交流侧电流的基波幅值为:
Icn=y1Idc+ 32M·Idc ,n=a,b,c (5)
式中,M 为SPWM的幅度调制比; Idc 为直流电流。设电压和电流之间的相位差为 α,利用三角恒等式可得:
Psm= 32UsIscosα= 334 UsMidc cosα
qsm= 32UsIssinα= 334 UsMidc sinα (6)
式中, Us、Is分别为电网中SMES接入点处变流器的基波电压和电流的幅值。SMES的功率调节目的是跟踪给定的有功无功功率参考值,设 Uph为交流侧电压的有效值,则有 Uph=2Us。将设定值pr 和 qr代入式(6)得:
α=f(pr , qr) =arctan(qrpr )
M=g(pr , qr) = 22pr2+qr233Uphidc (7)
3.3 通过直接调节M 和α ,可以实现SMES和电网之间按照给定的功率参考值交换有功和无功功率。
4. CPLD与DSP构成的控制系统
采用基于DSP(Digital Signal Processing 数字信号处理)和CPLD(Complex Programmable Logic Device 复杂可编程逻辑器件 )相结合的控制系统。DSP选用TMS320LF2407A芯片,CPLD选用EPM1270T144C5芯片[4]。结构图如图3所示。DSP接到中断信号后进行采样计算,用DSP的时钟驱动CPLD的时序进行数据处理,两者时钟完全同步,运算和控制信号由DSP给出,通过总线将信号按照正确的时序送到CPLD中,在CPLD中有数据锁存单元、三角波发生器、比较单元。数据锁存单元将各个桥臂的信号数据锁存,在三角波发生器给出的确定时刻,将其送到比较单元与计数器进
文档评论(0)