第21讲 可编程逻辑器件课件.doc

一、 PLD的基本特点 四. 异或输出结构 五. 运算选通反馈结构 *第九章 硬件语言描述 * 第八章 可编程逻辑器件(8%) Programmable Logic Devices 《电子线路2》 第22讲27 May 2011 Pages 386~ 401 《数字电子技术基础》 阎石 主编 高等教育出版社，2009 8.1 概述 8.2 现场可编程逻辑阵列(FPLA) 8.3 可编程阵列逻辑(PAL) 8.1 概述 Programmable Logic Device 数字IC从功能上有分为通用型、专用型两大类. 通用型：理论上可以组成任何复杂的数字系统！ 专用型：大规模集成，减体积、重量、功耗，增可靠性！ 按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的. 数字 系统 System of Chip: SoC ASIC: Application Specific Integrated Circuit 二、PLD的发展和分类 EPLD 可擦除的可编程逻辑器件 FPGA 现场可编程门阵列 ISP-PLD 在系统可编程的PLD PAL 可编程阵列逻辑Late 1970’s FPLA 现场可编程逻辑阵列Late 1970’s GAL 通用阵列逻辑1985 PROM是最早的PLD ! 三、开发系统 硬件：计算机、编程器 ! 软件：各种编程软件！ 四、在系统可编程 isp: 不需编程器，编程数据直接写入PLD ! 五、 LSI中常用的逻辑图符号 多输入端 与门 输出恒等于零的 与门 多输入端 或门 互补输出的 缓冲器 三态输出 缓冲器 出厂时掩模确定 出厂时掩模确定 未利用，全连 *8.2 现场可编程逻辑阵列(FPLA) FPLA通过编程只产生所需要的乘积项，使得所需规模大为减少！ ROM的与逻辑阵列包含全部最小项！ 82S100：16(变量)×48(乘积项)×8(输出端)！ 少用， 但是原型、 基础！ 8.3 可编程阵列逻辑(PAL) 通过对“与”逻辑阵列编程获得不同形式的CLF；利用反馈线获得时序LC. 编程单元出厂时， 所有的交叉点均有熔丝！ 可编程“与”阵列 +固定“或”阵列 +输出电路 8.3.1 PAL的基本结构 【例】编程后的一PAL阵列 常见的PAL： 输入端可达20，与阵列乘积项80，输出端10个 +各种形式的输出电路！ 8.3.2 PAL的输出电路结构和反馈形式 一. 专用输出结构 二. 可编程I/O结构 用途：只能用于产生组合逻辑电路 特点：只用作输出使用！ 产品：PAL10H8，14H4，10L8，14L4，etc. 产品：PAL16L8，20L10，etc. 用途：组合逻辑电路， 有TS控制可实现Bus连接； 可将输出作输入用. I1=I2=1时， C1=1： I/O1作输出. C2=0：I/O2作输入. 三. 寄存器输出结构 特点： 1. 串进了由D触发器组成的寄存器； 2. 状态经缓冲器反馈到阵列的输入端。 用途：产生时序逻辑电路 产品： PAL16R4，16R6，16R8, etc. 特点： 1. 逻辑阵列输出端增设异或门； 2. 便于对“与-或”输出求反; 3. 实现对寄存器状态进行保持操作。 用途：产生时序逻辑电路、对“与-或”输出求反！ 产品： PAL20X4，20X8，20X10, etc. 特点： 1. 增加反馈逻辑电路； 2. 给出4个反馈量至阵列输入端： 用途：产生时序逻辑电路、 产生A、B的十六种算术、逻辑运算！ 产品： PAL16X4，16A4, etc. 通过对逻辑阵列 编程 产生A、B的十六种算术、逻辑运算！ 8.3.3 PAL的应用举例 用PAL器件设计一个数值判别电路： 判断4位2进制数DCBA的大小属于0~5、6~10、11~15三个区间中的哪一个，分别用Y0, 1, 2=1. 从真值表→逻辑函数式→ 化简的逻辑函数式！ 1 1 1 1 1 15 1 1 1 1 0 7 1 0 1 1 1 14 1 0 1 1 0 6 1 1 0 1 1 13 1 1 0 1 0 5 1 0 0 1 1 12 1 0 0 1 0 4 1 1 1 0 1 11 1 1 1 0 0 3 1 0 1 0 1 10 1 0 1 0 0 2 1 1 0 0 1 9 1 1 0 0 0 1 1 0 0 0 1 8 1 0 0 0 0 0 A B C D A B C D 二进制数 十进制数 二进制数 十进制数 真值表 实际：用EDA软件在计算机上进行！ PAL14H4： 14个输入端， 4个输出端，各含4乘积项！ *【例8.3.2 】 *8.4 通用阵列逻辑GAL *8.5 可擦除的可编程逻辑阵列EPLD *8.6 复杂的可编程逻辑阵列CPLD *