第2章 ARM7-9体系结构.pptVIP

嵌入式系统 主讲人：吴贵芳 第2章 ARM7/ARM9体系结构 1.ARM简介 2.ARM7/9TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.1 ARM简介 ARM公司简介 2.1 ARM简介 ARM公司简介 2.1 ARM简介 RISC结构特性 2.1 ARM简介 ARM体系结构 2.1 ARM简介 常用ARM处理器系列 2.1 ARM简介 ARM Cortex系列简介 2.1 ARM简介 CortexTM-M3处理器简介 2.1 ARM简介 CortexTM-R4处理器简介 2.1 ARM简介 CortexTM-A8处理器简介 2.1 ARM简介 ARM7系列简介 2.1 ARM简介 ARM9系列简介 2.1 ARM简介 ARM9E系列简介 2.1 ARM简介 ARM10E系列简介 2.1 ARM简介 Xscale简介 ARM7体系结构 1.ARM简介 2.ARM7/9TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.2 ARM9TDMI 简介 2.2 ARM9TDMI 存储器的字与半字 2.2 ARM9TDMI 存储器的存储方式 2.2 ARM9TDMI 三级流水线 2.2 ARM9TDMI 三级流水线结构的指令执行顺序 2.2 ARM9TDMI 思考题 ARM7体系结构 1.ARM简介 2.ARM9TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.3 ARM模块框图 2.3 ARM内核框图 2.3 ARM功能框图 ARM7体系结构 1.ARM简介 2.ARM9TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.4 ARM处理器状态 处理器状态 2.4 ARM处理器状态 状态切换的一个例子 ARM7体系结构 1.ARM简介 2.ARM9TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 ARM7体系结构 1.ARM简介 2.ARM9TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.6 ARM内部寄存器 简介 2.6 ARM内部寄存器 在Thumb状态各模式下实际访问的寄存器 状态切换过程 ARM7体系结构 1.ARM简介 2.ARM9TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.7 当前程序状态寄存器 2.7 当前程序状态寄存器 2.7 当前程序状态寄存器 2.7 当前程序状态寄存器 2.7 当前程序状态寄存器 ARM7体系结构 1.ARM简介 2.ARM9TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 ARM7体系结构 1.ARM简介 2.ARM9TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.9 ARM体系的存储系统 2.9 ARM体系的存储系统 2.9 ARM体系的存储系统 2.9 ARM体系的存储系统 2.9 ARM体系的存储系统 复位异常 当nRESET信号被拉低时，ARM处理器放弃正在执行的指令，等到nRESET信号再次变高时，处理器执行一下操作： 强制M[4:0]变为b10011，系统进入管理模式； 将CPSR中的标志位I和F置位，IRQ与FIQ中断被禁止； 将CPSR中的标志位T清零，处理器处于ARM状态； 强制PC从地址0x00开始对下一条指令进行取指； 返回到ARM状态并恢复执行。 中断请求异常 只有当CPSR中相应的中断屏蔽位被清除时，才可能发生IRQ异常，中断请求（IRQ）异常由一个nIRQ输入端的低电平所产生的正常中断。 注：中断异常产生时，中断异常模式下的R14保存的是PC的值。 取指 译码 执行 取指 译码 执行 取指 译码 执行 周期4 周期5 周期1 周期2 周期3 PC-8 指令1