SOC设计中低功耗技术.docVIP

SOC设计中低功耗技术 　　【摘　要】随着以IP(Intellectual Property)核复用为核心的设计技术的出现，集成电路(Integrated Circuit,IC)应用设计已经进入SoC(System on a Chip)时代，SoC是一种高度集成的嵌入式片上系统.，而低功耗也已成为其重要的设计目标。 　　【关键词】SoC；低功耗技术；功耗评估 　　1.电路中功耗的组成 　　要想实现低功耗，就必须了解电路中功耗的来源，对于CMOS电路功耗主要分为三部分，分别是电路在对负载电容充电放电引起的跳变功耗；由CMOS晶体管在跳变过程中，短暂的电源和地导通带来的短路功耗和由漏电流引起的漏电功耗。其中跳变功耗和短路功耗为动态功耗，漏电功耗为静态功耗。以下是SoC功耗分析的经典公式： 　　P=Pswitching + Pshortcircut + Pleakage 　　=ACV2f+τAVIshort+VIleak （1） 　　其中是f系统的频率；A是跳变因子，即整个电路的平均反转比例；是C门电路的总电容；V是供电电压；τ是电平信号从??始变化到稳定的时间。 　　1.1跳变功耗 　　跳变功耗，又称为交流开关功耗或负载电容功耗，是由于每个门在电平跳变时，输出端对负载电容充放电形成的。当输出端电平有高到低或由低到高时，电源会对负载电容进行充放电，形成跳变功耗。有公式（1）第一项可以看出，要想降低跳变功耗就需要降低器件的工作电压，减小负载电容，降低器件的工作频率以及减小电路的活动因子。 　　1.2短路功耗 　　短路功耗又称为直流开关功耗。由于在实际电路中，输入信号的跳变需要经过一定的时间。所以当电压落到VTN和Vdd-VTP之间时（其中VTN和VTP分别为NMOS管和PMOS管的阈值电压，Vdd为电源电压），这样开关上的两个MOS管会同时处于导通状态，这是会形成一个电源与地之间的电流通道，由此而产生的功耗便成为短路功耗。减少通道开启的时间，可以有效的减小短路功耗。 　　1.3漏电功耗 　　漏电功耗主要是指有泄漏电流引起的功耗。在CMOS电路中主要有四种泄露电流，分别是亚阈值泄漏电流、栅泄漏电流、门栅感应泄漏电流和反偏结泄漏电流。电路的的漏电功耗是所有泄漏电流引起的功耗的总和。 　　在深亚微米工艺下，电路的功耗主要是跳变功耗，短路功耗和漏电功耗可以忽略不计，但随着工艺发展到纳米级，漏电功耗在整个功耗中的比例将显著提高。 　　2.SOC设计中的低功耗技术 　　SoC功耗所涉及的方面十分广泛，但一味的追求低功耗必然会影响到其它设计目标的实现，所以如何速度、面积、功耗等因素间寻求到一个平衡点，便需要对SoC设计各阶段所采用的低功耗技术进行详细的分析。下面将从系统级设计到物理各阶段的低功耗技术和物理实现。由于功耗的估计贯穿SoC设计的各个阶段，所以首先要对它进行一个详细的了解。 　　2.1功耗估计技术 　　在SoC设计中，功耗的估计非常重要，不仅能够把握所使用的低功耗技术的效果，还可以及时发现设计中存在的一些功耗问题。目前功耗估计的方法主要有概率分析法和仿真分析法。无论是哪中算法都是基于电路的功耗模型进行的，不同的算法在准确度和速度上有所不同，概率分析法可以快速估计功率，但准确度较差，而仿真分析法较为准确，却需要更长的时间为代价。 　　在不同抽象层次提取出来的功耗模型差距很大，抽象层次越高，准确性越差大功耗估计所花费的时间却越短，如RTL级功耗分析所花费的时间是电路级的几万甚至几十万分之一，但它的误差却大于50%，所以这种层次上的估计只有相对意义。现在国外很多公司在这方面已经做出很多努力，如Synopsys已经设计出了很好的功耗分析软件Power Compiler。 　　2.2 SOC设计各层次的低功耗设计 　　SoC低功耗设计案抽象层次可以分为系统级、RTL级、电路级和器件级。由于SoC的设计多采用自顶向下的设计模式，所以在越高的抽象层级采用的低功耗技术策略获得的效果会约明显。 　　3.Soc低功耗技术 　　3.1软硬件划分 　　软硬件划分是从系统功能的抽象描述着手，通过比较采用硬件方式和软件方式实现系统功能的功耗，得出一个比较合理的低功耗实现方案，将系统功能分解为硬件和软件来实现。由于软硬件的划分处于设计的起始阶段，所以能为降低功耗带来更大的可能。 　　3.2并行(Parallel)技术 　　并行技术是将一条数据通路的工作分解到两条通路上完成。并行结构可以在不降低计算速度的前提下，将工作频率降低为原来的一般，同时电源电压也可降低，可以明显的降低功耗。但这种结构是以牺牲面积为代价的。 　　3.3流水线技术 　　采用流水线技术，在较长的运算路径分成多个较短的运算。这样工作频率虽然没有改变，但每一级运算的路径却变短了，是电源电压可以降低，所