3D封装通孔集成工艺整装待发 2007-12-06.docVIP

3D封装通孔集成工艺整装待发[消费电子] 发布时间：2007-12-06 18:45:28消费类电子产品持续向更小、便携化和多功能的趋势发展。如今大多数便携式产品已具有语音通讯、互联网、电子邮件、视频、MP3、GPS等功能。这些产品的设计人员所面临的挑战是如何能继续保持这一发展势头，使得新一代的器件能比前一代产品的尺寸更小、同时拥有更多、更强的功能。半导体业界正在这一领域努力，希望在进一步提高器件功能的同时，获得更小尺寸的器件封装结构，同时又能维持、甚至降低器件的整体成本。 3D封装的驱动力 以下三个关键要素正成为推动消费类电子产品设计改进的主导因素，它们同样也在驱动3D封装技术的发展。 更多的功能——这包括通过更短距离的互连使器件具有更快的工作速度、低的功耗，以及能进行各种不同类型芯片的集成（如CMOS、MEMS、Flash、光器件等）更小的尺寸——可以在给定封装面积和体积的条件下增加芯片的封装密度更低的成本——三维集成与传统方法在成本上的比较是最近研究的热点。然而，人们普遍认为实现三维集成的成本要比对芯片进行持续缩小的工程成本要低[1]。促进3D封装发展的一个原因是3D封装中各元件间在互连上的优势。在用芯片并列放置的封装方式时，目前所用的互连技术是在焊区间使用引线键合的方法。然而随着芯片尺寸的缩小，引线键合方法受到了空间的限制，这主要是由于键合引线数量和密度，或是重叠式芯片制造而引起的。而键合引线的密度也会导致传输上的干扰和电子寄生。 作为引线键合的一种替代技术，形成穿透硅圆片的通孔结构可以大大缩短互连的距离，从而消除了芯片叠层在数量上的限制。这种采用直接互连的方法能提高器件的工作速度，该技术方法通常被称作为硅片贯穿孔（TSV）技术，使得芯片的三维叠层能在更广的领域中得到应用。 先通孔或后通孔 硅片贯穿孔TSV对于3D-IC的制造工艺而言至关重要。俗称的“先通孔”技术是在最初的硅衬底上先形成通孔，即在前道制造工艺的有源层形成前就先形成通孔。在后道工艺所有器件的工艺完成之后再制作通孔，就被称为“后通孔”。后通孔TSV还可以细分为两类：一是在后道工艺完成之后就直接在圆片上制作TSV，或者是在圆片减薄、划片（通常使用绝缘载体膜）之后再制作TSV。 无论采用何种TSV的制作方法都需要合适的通孔制造工艺，为后续的淀积和电镀工艺（用以实现电互连）打下基础。用于通孔制造的设备需要具有高的生产效率（高产能和正常运行时间），以获得最低的设备拥有成本（CoO）。 目前一般的硅片贯穿孔TSV的宽度为5-100μm，深度为50-300μm。因此深宽比的范围为3:1-10:1[1]。图1显示了使用Aviza技术在硅片贯穿孔TSV刻蚀的实例。 通孔剖面所需的形状由此封装设计上的通孔密度和后续采用的淀积工艺决定。早期TSV的制造工艺使用的是剖面倾角约为60°的浅通孔，该工艺在某些光学成像器件中依然在使用。但是随着进行3D封装的器件变得愈来愈复杂，通孔的数量和密度在不断增加，通孔剖面的倾角需要达到接近90°。 剖面倾角大于90°的内倾型通孔结构由于在氧化镉层，电镀前沉积和后续淀积工艺中有可能产生由台阶覆盖性问题，一般已不被人们所接受。下面我们将会介绍一种硅片贯穿孔TSV的工艺集成解决方案，使形成的TVS剖面形状可以满足后续淀积工艺的要求。数据表明，即使是对于内倾型通孔结构，也依然可寻找到进行淀积工艺的解决办法。 Bosch式深度反应离子刻蚀(Deep Reactive Ion Etch，DRIE)工艺是一种能够应对刻蚀TSV挑战的工艺，它能实现垂直剖面形貌的刻蚀在纵宽比方面的要求，而其高刻蚀速率更使它具有高的产能和相对比较低的制造成本。 通孔刻蚀 Bosch式DRIE工艺已经在MEMS制造过程中使用了多年[2]，该工艺几乎已经成为了MEMS刻蚀的同义词，也是MEMS制造深硅刻蚀结构的一种成熟方法。Bosch式DRIE工艺也正在变成3D通孔制造的主流工艺，在刻蚀MEMS深槽结构中获得的大量经验被成功地移植到TSV结构的刻蚀工艺中。 对于深度超过20μm垂直剖面通孔的刻蚀，Bosch式DRIE是最佳工艺，它可以获得良好的控制。它基于等离子刻蚀的工艺技术，采用交替重复进行硅各向同性刻蚀和聚合物淀积工艺，从而实现完全的各向异性的深度蚀刻。在每个刻蚀周期中，通孔刻蚀底部的聚合物将被分解去除，从而暴露下部需要刻蚀的硅。随后对暴露出的硅进行各向同性刻蚀，在使通孔变深的同时还形成扇贝状起伏的边墙。然后再淀积一层聚合物来保护边墙，使其在下一个刻蚀周期中免遭蚀刻。因此，每个刻蚀周期都会在通孔的边墙上留下扇贝状的起伏。这些扇贝状起伏会随着刻蚀速率的增加而变大。对硅片贯穿孔TSV来说，后续的工艺是进行淀积和电镀工艺填充通孔。?? Aviza的DRIE模块能够提供高浓度的