计算机组成和结构习题答案.docVIP

下载本文档

56
0
约1.25万字
约 15页
2018-06-16 发布于福建
举报
版权申诉

计算机组成和结构习题答案.doc

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

计算机组成和结构习题答案

第三章某微处理器指令集包含如下指令。将每条指令按数据传送，数据运算或者程序控制进行分类。 XTOY（X＝Y） CLX（X＝0） JX Г（IF X＝1 THEN GOTO Г） XMLY（X＝X×Y） XNEG（X＝X’＋1）解：a) Data movement b) Data operation c) Program control d) Data operation e) Data operation 6. 对于8085微处理器，下面每条指令采用了何种寻址方式？ MOV r1,r2 LXI rp，Г SPHL ACI n JUMP Г 解：a) Register Direct b) Immediate c) Implicit d) Immediate e) Immediate 9. 已知R＝10，PC＝20，变址寄存器X＝30，写出下列指令的累加器的值。所有的内存单元Q包括了值Q＋1。每条指令占用两个内存单元。 LDAC 10 LDAC（10） LDAC R LDAC @R LDAC ＃10 LDAC $10 LDAC 10（X）解：a) AC = 11 b) AC = 12 c) AC = 10 d) AC = 11 e) AC = 10 f) AC = 33 g) AC = 41 19. LDAC 1001H MVAC LDAC 1002H ADD MVAC LDAC 1003H ADD MVAC LDAC 1004H ADD MVAC LDAC 1005H ADD MVAC LDAC 1006H ADD MVAC LDAC 1007H ADD MVAC LDAC 1008H ADD MVAC LDAC 1009H ADD MVAC LDAC 100AH ADD STAC 1000H 20. Loop: LXI H, 1001H MVI B,0AH XRA A ADD M INX H DCR B JNZ Loop STA 1000H 第四章 6. 8、用16×2的存储器芯片、为一个有8位地址总线的计算机设计一个32×8的存储器子系统，该子系统带低位交叉的地址。 13、若某计算机系统采用单独I/O，试为地址为二进制1010 1010的输入设备设计一个接口。解： 17、若某计算机系统采用单独I/O，试为地址为二进制1000 0001的双向输入/输出设备设计一个接口。解： 20、解： Chapter 5 3.解：a) ?: X ? Y ?: X ? Y b) ?: X ? 0 ?: X ? X 4、（a） (b) 8. a) 0011 0010 0000 0100 b) 0100 1100 1000 0001 c) 0011 0010 0000 0101 d) 0100 1100 1000 0001 e) 1011 0010 0000 0100 f) 1100 1100 1000 0001 g) 1001 0000 0010 0000 h) 0000 1001 1001 0000 Chapter 6 2．解： 2. Instruction Instruction Code Operation ADDADD 00AAAAAA AC ? AC + M[AAAAAA] + M[AAAAAA + 1] ANDSKIP 01AAAAAA AC ? AC ^ M[AAAAAA], PC ? PC + 1 INCAND 1XAAAAAA AC ? (AC + 1) ^ M[AAAAAA] 4. 解： 5. 解：Change the input to the counter to X, X, Y, X ? Y. Change INC input IA3 to IA2. Change CLR input IA2 to IA3. 10.解： (IR must have 4 bits instead of 2.) FETCH3: IR symbol 172 \f Symbol MVAC1: R symbol 172 \f Symbol AC MOVR1: AC symbol 172 \f Symbol R 11. i.) IR must have 4 bits instead of 2. It receives bus bits 7..4 as its inputs. During FETCH3, bit DR[5..4] is sent to both IR and AR. This is shown below. ii) Register R is added to the CPU. It receives data from the bu