随机实验报告2ASK调制Quartus-II-9.0-西电.docx

2ASK调制器的设计与实现一、实验目的（1）掌握 2FSK 调制的原理及实现方法；（2）学习与熟悉 Quratus II 软件的使用；（3）掌握如何应用仿真器来开发应用系统及仿真调试的过程，了解 FPGA 开发的基本流程。实验仪器或软件 QuartusII 9.0、FPGA实验板、WD990 微机电源、双踪示波器。实验原理 3.1 2ASK调制原理2ASK 是数字调制技术的基础，是一种实用的二进制振幅监控方式。2ASK调制解调器系统框图如图3.1-1所示：图3.1-1 2ASK调制解调器系统3.1.1 ?2ASK调制器原理及波形图在幅度键控中载波幅度是随着调制信号而变化的。最简单的形式是载波在二进制调制信号1或0的控制之下通或断。典型的波形如图3.1-2所示：图3.1-2 2ASK调制原理与波形3.1.2实验步骤2ASK调制器的调制器电路如图3.1-3所示： 图3.1-3 2ASK调制器电路 m序列信号：设计一个周期为15的M序列作为基带信号（信源）（见例1）。信源码率5000bit/s。 时钟信号：由实验板提供20MHz时钟clk，仿真时可设20MHz时钟分频。③ Start信号：开始信号。在实验板中需要硬件实现。Start信号波形图如下: 分频器：编写一个通用的奇偶通用分频程序。分频次数与载波频率有关。本实验用数字电路完成分频器设计。计数器：使用QuartusⅡ中的lpm_counter器件实现。 开关电路：由基带信号来控制它的输出。使用QuartusⅡ中的lpm_latch器件实现。当M序列输出为“1”时输出“f”，为“0”时输出“0“。3.1.3 测试． 按系统方框图，模块化设计，在顶层文件中调用各模块，最终完成一个2ASK调制器。实现此系统可分3步完成：电路设计或程序设计。QuartusⅡ软件仿真。在FPGA实验板中下载并用示波器观察2ASK调制信号。四、实验结果及分析第一部分电路图图3.1.1 分频器分频器的设计：采用Verilog语言编写程序，再转换为逻辑符号，接入总电路中。由于分频器是奇偶通用的，就需要统计时钟上下边沿，其中N便是N分频，M是控制占空比。这里是上分频器是125分频，占空比为20%。图3.1.2 计数器以及ROM采用查表法设计正弦信号计数器：由输出时钟上升沿触发，这里设置了3位的输出q[2..0]。ROM：时钟信号与计数器是同一时钟。ROM的地址输入是3位的，输出是8位bit的输出。ROM存储的值如图3.1.3所示。图3.2.4 ROM存储的值给定的载波为正弦波。设S(x)=sin(x)，令x=0，得到第一个样值，X=45得到第二个样值等等，共取得8个样值，然后将这些样值归一化为8位带符号的有效数字。进行8点采样，得到0，0.707，1，0.707，0，-0.707，-1，-0.707。叠加一个直流分量，转换为正整数1，1.707，2，1.707，1，0.293，0，0.293由于采用8位bit输出，乘以127。127，217，254，217，127，37，0，37将载波的正弦波样本值存放在ROM中。 图3.1.3 开关电路Lpm_latch：参数化锁存器。gate端接m序列，data[7..0]端接由载波电路输出的模拟正弦信号。输出为8位数据的2ASK调制信号图3.1.4 m序列发生器采用74175模块按实验指导书要求完成设计，时钟信号由下分频器输出得到，输出m序列。图3.1.5 2ASK调制电路将各个模块连接后得到2ASK调制电路。第二部分：波形图图3.2.1 20MHz时钟信号和经过上分频的波形clockDiv1Clk为20MHz时钟信号。上分频器采用125分频，占空比为20%。得到分频后输出160KHz的clockDiv1波形图3.2.2 20MHz时钟信号和经过下分频的波形clockDiv2Clk为20MHz时钟信号。上分频器采用4000分频，占空比为50%。得到分频后输出5KHz的clockDiv2波形图3.2.3 计数器波形q输入为160KHz的clockDiv1，上升沿触发，得到计数器波形，从0计数到7，共8位数字。图3.2.5 正弦波波形使用查表法，通过计数器和ROM的选择得到正弦波形。这里正弦波形的频率应为160/8=20（KHz）的正弦载波。图3.2.6 模拟正弦波波形将正弦信号转换为模拟波形图3.2.7 m序列波形输出时钟为5KHz，得到相应的m序列波形图3.2.8 2ASK调制信号经过lpm_latch参数化锁存器的选择得到2ASK调制信号图3.2.9 2ASK调制信号频域及时域波形时域波形：由此看出在FPGA实验板上得到的2ASK波形符合预期以及仿真的结果。M序列为0的地方，2ASK输出也为0，m序列为1的地方2ASK