数电课程设计六进制同步加法计数器.docVIP

课程设计任务书 学院 信息科学与工程 专业 电子信息科学与技术 学生姓名 学号 设计题目 1.十六进制同步加法计数器 2.串行序列发生器的设计（信号序列 内容及要求： (1).利用触发器和逻辑门电路，实现从0-15的加法进制 (2).利用触发器和逻辑门电路，实现串行序列发生器的设计（信号序列为。 进度安排： 第一周：数字电子设计 第1天： 1.指导教师布置课程设计题目及任务 2.课程设计指导教师就相关问题单独进行指导 3.查找相关资料并且进行电路的初步设计 第2~4天： 1.根据具体设计题目进行最后总体设计 2.课程设计指导教师就相关问题单独进行指导 3.利用实验平台进行课程设计的具体实验 4.指导教师进行验收 第5天： 1.完成课程设计报告 指导教师（签字）： 年 月 日 分院院长（签字）： 年 月 日 目录 一 数字电子设计部分 1 1．课程设计的目的 1 2．设计的总体框图 1 3.设计过程 1 3.1.状态图 1 3.2.时序图 2 3.3.触发器名称： 2 3.4.状态方程.驱动方程.时钟方程 3 4.设计的逻辑电路图 5 5.实验仪器： 5 6.实验结论 5 7．设计总结和心得体会 5 设计十六进制同步加法计数器 1．课程设计的目的 1、熟练掌握同步计数器的工作原理和逻辑功能。 2、掌握计数器电路的分析、设计方法及应用。 3、进一步掌握JK触发器的工作原理、逻辑功能及应用。 2．设计的总体框图 输入计数脉冲 CP C输出进位信号 3.设计过程 3.1.状态图 /0 /0 /0 /0 /0 /0 /0 0000→0001→0010→0011→0100→0101→0110→0111 /0↑ ↓/0 1111←1110←1101←1100←1011←1010←1001←1000 /0 /0 /0 /0 /0 /0 /0 排列：Q3n Q2n Q1n Q0n 3.3.触发器名称： 选用四个CP下降沿触发的边沿JK触发器74LS112，一个74LS08,一个74LS11 3.4.状态方程.驱动方程.时钟方程 时钟方程： CP=CP0=CP1=CP2 =CP3 .求状态方程 根据图1.1所示状态图，可画出如图所示的计数器次态的卡诺图 Q1n Q0n Q3n Q2n 00 01 11 10 00 0001 0010 0100 0011 01 0101 0110 1000 0111 11 1101 1110 0000 1111 10 1001 1010 1100 1011 把所示的卡诺图分解开，得到如图所示各个触发器次态的卡诺图 Q1n Q0n Q3n Q2n 00 01 11 10 00 0 0 0 0 01 0 0 1 0 11 1 1 0 1 10 1 1 1 1 Q3n+1的卡诺图 Q1n Q0n Q3n Q2n 00 01 11 10 00 0 0 1 0 01 1 1 0 1 11 1 1 0 1 10 0 0 1 0 Q2n+1的卡诺图 Q1n Q0n Q3n Q2n 00 01 11 10 00 0 1 0 1 01 0 1 0 1 11 0 1 0 1 10 0 1 0 1 Q1n+1的卡诺 Q1n Q0n Q3n Q2n 00 01 11 10 00 1 0 0 1 01 1 0 0 1 11 1 0 0 1 10 1 0 0 1 Q0n+1的卡诺图 由图所示各触发器的卡诺图，可直接写出下列状态方程： Q3n+1= Q2n+1=+ Q1n+1= Q0n+1= 3.求驱动方程 JK触发器的特性方程为： Qn+1=J + Qn 则驱动方程为： J3= Q2 Q1 Q0