Digital Logical Circuit（俞鹤伟）chapter6-c.pptVIP

下载本文档

1
0
约1.27万字
约 55页
2018-07-06 发布于浙江
举报
版权申诉

Digital Logical Circuit（俞鹤伟）chapter6-c.ppt

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

* * * * * * * * * * * * * * * * 6.8 Exclusive-OR gates and Parity Circuits Like an OR gate, but excludes the case where both inputs are 1. XNOR: complement of XOR 2-input XOR gates 6.8.1 Exclusive-OR and Exclusive-NOR Gates X ?Y=X’Y+XY’ XOR and XNOR symbols X ? Y ? X’ ? Y’ ? (X’ ? Y)’ ? (X ? Y’)’ (X ? Y)’ ? (X’ ? Y’)’ ? (X’ ? Y) ? (X ? Y’) X ?Y=X’Y+XY’ X’ ?Y’=(X’)’Y+X’(Y’)’=XY’ + X’Y Gate-level XOR circuits ((X(XY)’)’)’+((Y(XY)’)’)’ = X(XY)’+Y(XY)’ = XY’+X’Y 6.8.2 Parity Circuits Odd parity circuit (its output is 1 if an odd number of its inputs are 1) Detects any single-bit error Parity tree Faster with balanced tree structure 6.8.6 Parity Circuits in VHDL library IEEE; use IEEE.std_logic_1164.all; entity parity9 is port ( I: in STD_LOGIC_VECTOR (1 to 9); EVEN, ODD: out STD_LOGIC ); end parity9; Behavioral VHDL for 9-input parity checker architecture parity9p of parity9 is begin process (I) variable p : STD_LOGIC; begin p := I(1); for j in 2 to 9 loop if I(j) = 1 then p := not p; end if; end loop; ODD = p; EVEN = not p; end process; end parity9p; architecture parity9p of parity9 is begin process (I) variable p : STD_LOGIC; begin p := I(1); for j in 2 to 9 loop if I(j) = 1 then p := not p; end if; end loop; ODD = p; EVEN = not p; end process; end parity9p; p j I(j) p:=not p ‘1’ example: I =“100110101” I(1) … I(9) architecture parity9p of parity9 is begin process (I) variable p : STD_LOGIC; begin p := I(1); for j in 2 to 9 loop if I(j) = 1 then p := not p; end if; end loop; ODD = p; EVEN = not p; end process; end parity9p; p j I(j) p:=not p ‘1’ ‘1’ 2 ‘0’ -- example: I =“100110101” I(1) …