纪禄平-计算机组成原理课件(第4版)3(5)-CPU子系统-MIPS-4-多周期-3-控制系统.pptVIP

③微命令译码电路 输出控制信号 译码电路 微命令字段μI[17:0] 微命令字段中的控制信号编码 采用的是直接编码. 输出的6个选择器控制信号： 13种/18位 aluSrc_A=μI[26], aluSrc_B=μI[25:24],…. 输出的5个存储控制信号： PCWrite=μI[23], Memwrite=μI[22],…. 输出的2个数据控制信号： extend=μI[19], operation=μI[18:14] */33 ※CPU的完整硬件结构 PCSrc[1:0] AluSrc_A extend +4 PC ALU F PCWrite RN1 RN2 WN RD1 RD2 RegWrite WD 寄堆 operation zero IRWrite Addr RD WD MemRead MemWrite 存储器 RN1 RN2 WN RD1 RD2 RegWrite WD 寄堆 E MDR A B 2 2 U 01 00 10 0 1 00 01 10 11 0 1 1 0 1 0 IR AluSrc_B[1:0] RegDst MemtoReg IorD rst 控制系统 IR[31:26] IR[5:0] CLK rst zero 13种(18位)控制信号 控制核心由微程序实现 */33 组合逻辑方式的特点： （1）控制信号的产生速度比微程序快 （2）设计不规整 （3）不容易修改或扩展 微程序控制方式的特点： （1）用规整的存储逻辑代替了不规整的、繁琐的硬连线逻辑，结构简化，有利于设计自动化 （2）容易修改和扩展、灵活、通用性强 （4）控制信号的产生速度比组合逻辑慢 （3）可靠性较高，易于诊断和维护 */33 * * 3.5.4 多周期MIPS处理器 （组合逻辑与微程序） */33 ※多周期CPU所需的控制信号 支持：R型运算、I型(访存/分支/运算等)和J型j指令； PCWrite operation extend AluSrc_A Mem2Reg PCSrc[1:0] AluSrc_B[1:0] RegDst IRWrite +4 PC ALU RN1 RN2 WN RD1 RD2 RegWrite WD 寄堆 zero Addr RD WD MemRead MemWrite 存储器 RN1 RN2 WN RD1 RD2 RegWrite WD 寄堆 E MDR A B 2 2 U 01 00 10 0 1 00 01 10 11 0 1 1 0 1 0 IR F IorD rst 共需13组控制信号（用天蓝色字体标注）。 */33 RegWrite … 多周期控制系统 32位指令： [31:26] [5:0] OP(6) … func(6) Zero 标志寄存器 时钟 信号 3、控制系统方案 外部控制 控制系统暂不考虑外部的I/O控制。 输出的13种控制信号 */33 ※控制信号的产生方式 两种方式： (1) 硬连线(hardwired), 基于组合逻辑电路。 (2) 微程序(micro-programmed)，基于存储。 → 硬连线控制器 → 组合逻辑控制器 → 微程序控制器 */33 组合逻辑 电路 … 微命令序列 指令 译码器 … 外部控制/状态E 内部状态 S 时序系统 M 指令信息 I (1) 硬连线(组合逻辑)控制方式 ※控制信号(微命令)的产生原理 C= f(I, M, S, E) 时序信号 clock */33 PC 控制器 控制信号与各受控部件的连接通路 采用两级控制模式 主控单元 IR[31:0] zero IR[31:26] op 6 ALU 控制器 aluop m 4 IR[5:0] 6 func IorD MemWrite MemRead MemtoReg RegDst extend RegWrite ALUSrc_A ALUSrc_B IRWrite ALUSrc_B ALUSrc_A IRWrite 时序信号系统 2 2 b_flag clock 5(FT/DT/ET/MT/RT) reset FT_flag j_flag PCSrc extend MemWrite MemRead MemtoReg RegDst RegWrite operation IorD PCWrite */33 ※需分别设计实现各控制部件 ①时序系统； ②主控单元； ③PC控制器； ④ALU控制器； 设计思路： →整理控制信号级的逻辑表达式(指令·T) →整理控制部件级的输入/输出真值表 →把表达式转换成组合逻辑电路，综合、化简； */33 ①多周期时序系统 clock reset 时序信号系统 IR[31:26] FT DT ET