一种3.125gbs串行信号时钟数据恢复电路研究与设计-research and design of a 3.125 gbs serial signal clock data recovery circuit.docxVIP

一种3.125gbs串行信号时钟数据恢复电路研究与设计-research and design of a 3.125 gbs serial signal clock data recovery circuit.docx

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种3.125gbs串行信号时钟数据恢复电路研究与设计-research and design of a 3.125 gbs serial signal clock data recovery circuit

摘要RapidIO是一种高性能的互连体系结构和技术标准。它的应用场合十分广泛。时钟数据恢复(CDR:ClockandDataRecovery)电路是RapidIO系统的关键电路,它的性能很大程度上决定了串行通信的性能,因此,对时钟数据恢复(CDR)电路的研究与设计是十分必要的。本文简要介绍了RapidIO串行通信的标准和协议,并对PLL结构的CDR设计的难点和指标进行了分析。在对分析常用的CDR电路结构后,提出一种全速率、带外参考环的结构。在CDR设计过程中,需要对锁相环的基本原理、线性模型及设计流程进行系统的理解。在相关的理论分析的基础上,以高速串行信号传输应用为背景,针对SMIC0.18μmCMOS工艺,以提高CDR系统的性能为目标,具体的工作主要体现以下几点:1.压控振荡器(VCO)是设计CDR的关键电路。论文提出和设计了环形和电感电容两种不同结构VCO,并在此基础上采用了环形结构VCO作为CDR电路的振荡模块。这种环形结构的VCO具有较低的相位噪声、较宽的调谐范围。2.采用双环结构电路形式,设计了一种面向RapidIO应用的3.125Gb/sCDR。CDR电路包括高速数据鉴相器,电荷泵,压控振荡器,鉴频鉴相器,分频器,锁定检测器,带隙基准源等电路。3.基于SMIC0.18μmCMOS工艺,利用对称匹配方法,完成了CDR电路各个模块的版图及后仿真。最后,采用cadence的Spectre仿真工具对CDR单个模块进行仿真,单个模块仿真完成后,提取整体电路的网表,并编写出相应的Hspice激励文件进行系统仿真。系统后仿真结果如下:在电源电压为1.8V,输入为3.125Gbps速率的非归零码(NRZ),恢复数据的抖动峰值为12ps,整体功耗为78mW,核心版图面积为800μm*1000μm。系统后仿真表明,本次设计的CDR性能良好,并成功恢复出数据率为Gbps的串行NRZ数据。关键词:时钟数据恢复电路;锁相环;压控振荡器;相位抖动IAbstractRapidIOisahigh-performanceinterconnectionarchitectureandtechnicalstandard.ApplicationsofRapidIOareveryextensive.Clockdatarecovery(CDR)circuitisthekeycircuitforRapidIOsystem,anditsperformancelargelydeterminestheporpertyofserialcommunication.Therefore,theresearchanddesignofclockdatarecoverycircuitareverynecessary.ThispaperbrieflyintroducesthestandardandprotocolsofRapidIOserialcommunication.DifficultiesandmeasuresareanalyzedintheCDRdesign.TheCDRwiththefullrateandchip-outreferenceclockisputforward.InthedesigningprocessofCDRcircuit,thebasicprincipleofphase-lockedloop,linearmodelandthedesigningprocessareneededtobeanalysed.Therefore,thisarticlewillgivesomepersonalsuggestionsforimprovingperformance.Voltage-controlledoscillator(VCO)isthekeytodesigntheCDRcircuit.Thesisputsforwardanddesignestwodifferentkindsofstructures,includering-VCOandLC-VCO.Afterthat,ring-VCOisadoptedastheoscillationofCDRcircuit.ThiskindofringstructureofVCOhasalowphasenoiseandwidetuningrange.Usingdoubleloopcircuitstructure,a3.125GbpsCDRhasbeendesignedinRapdIOapplications,whichincludeshigh-speeddataphasedetector,chargepump,voltage-controlledoscillator,frequencyphasedetector,frequencydi

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档