算法指令优化及系统级芯片设计.pptVIP

chenrenhai@ The Institute of Electronics, Communications and Information Technology (ECIT) Queens University of Belfast Northern Ireland Science Park Queens Road Queens Island Belfast BT3 9DT United Kingdom * * 对应的执行部分的硬件描述语言生成 SDU chenrenhai@ SDU chenrenhai@ 针对该算法优化汇编指令实现 对像y = x00x1这样的C语言代码，对应LT_RISC_32p3的汇编指令代码为 srli r15 = r2, 1 ;取r2的第1位 and r15 = r15, r5 而对这条指令语句用一条汇编指令代码实现为： getbit r15 = r2, 1 SDU chenrenhai@ getbit优化汇编指令的设计 对应的执行部分的硬件描述语言生成 SDU chenrenhai@ SDU chenrenhai@ 针对该算法优化汇编指令实现 SDU chenrenhai@ 针对该算法优化汇编指令实现 对像C语言代码 temp[k] = (Lmatrix[k][0]*((x0)0x1)+Lmatrix[k][1]*((x1)0x1)+ Lmatrix[k][2]*((x2)0x1)+Lmatrix[k][3]*((x3)0x1)+ Lmatrix[k][4]*((x4)0x1)+Lmatrix[k][5]*((x5)0x1)+ Lmatrix[k][6]*((x6)0x1)+Lmatrix[k][7]*((x7)0x1))%2; SDU chenrenhai@ 针对该算法优化汇编指令实现 对应LT_RISC_32p3的汇编指令代码为 xor r24 = r15, r19 ; xor r24 = r24, r20 ; xor r24 = r24, r21 ; xor r24 = r24, r14 ; slli r24 = r24, 1 ;往左移动一位 or r2 = r2, r24; SDU chenrenhai@ 针对该算法优化汇编指令实现 而对这条指令扩展之后的汇编代码实现为： xor5 r24 = r9, r13, r14, r15, r8 slli r24 = r24, 1 ;往左移动一位 or r2 = r2, r24; SDU chenrenhai@ Xor5优化汇编指令的设计 SDU chenrenhai@ 针对该算法优化汇编指令实现 对应的执行部分的硬件描述语言生成 SDU chenrenhai@ SDU chenrenhai@ 优化后的汇编指令 以上是通过优化指令重新设计的Sbox生成算法 行数 减少 SDU chenrenhai@ 两种开发环境下运行结果  SDU chenrenhai@ 两种开发环境下运行结果  SDU chenrenhai@ 统计结果及实验结果 指令内存(prog_mem)存储的指令0x194(404)缩小到0xf8(248)，减少了0x9C(156)的指令内存空间，相对于以前的内存空间减少了38.61％ SDU chenrenhai@ 内容提要 FPGA和传统CPU比较 AES中Sbox生成算法介绍 通过processor designer 进行ASIP建模 仿真及综合实验结果 下一步工作 SDU chenrenhai@ 生成的处理器模型的文件结构图 SDU chenrenhai@ 生成的处理器模型的文件大小统计 文件 行数 文件 行数 U_LDST_ADDR.v 230 MemroyFile.v 541 DC.v 1377 Pipe.v 1292 DC_EX.v 1058 RegisterFile.v 1287 EX.v 1101 SimMem_rp0_wp0_cp1.v 144 ExternalMemory.v 121 U_DECODE.v 474 FE.v 149 U_EXEC.v 1172 FE_DC.v 230 U_FETCH.v 189 LT_RISC_32p3.v 912 U_LDST.v 869 总计行数 11146 SDU chenrenhai@ 处理器的管道 在这个处理器模型中最复杂的结构应该是Pipeline（管道），管道内部包含了处理器的取指、译码、执行（对于一个典型的三级流水线的处理器） 通过寄存器来实现管道间的同步输入 SDU chenrenhai@ 通过ModelSim生成的处理器dataflow图 SDU chenre