《数字集成电路基础》08 Mos5动态MOS电路教材课程.pptVIP

Chaper 4 动态MOS电路4－1 栅电容的电荷存贮效应;4－2 动态MOS倒相器;一、动态有比MOS倒相器;;二、动态无比MOS倒相器;;;二、动态无比门电路;三、动态MOS移位寄存器;1、双相动态有比型移位寄存器;2、双相动态无比型移位寄存器;Φ1 Φ2 V1 V2 V3 V4 V5;四、动态MOS触发器;工作过程： D=1,CP3=1时,充C1,A=0 CP1=1,T4通,C2放电,Q=1，D 被存在触发器中． 　过段时间，延时转移时钟CP2＝1，通过T5,T7充C1,维持性充电，保证Q＝１． 　　CP1＝０,Q不变， CP2=0,T7截止．C1准备接受下一个信号． D=0时也可做类似分析．在CP3的周期内，Q维持不变．;;４-４　 CMOS动态电路;Φ分为两个不同的区间：预充和评估． A:φ=0， Tp通，Tn2截止。Tp充CL，这时Tn1 接收Vi，如Vi =1，还要充寄生电容Cn. B: φ=1时，TP截止， Tn2通． 　 Vi =0，Tn1截止，Cl无法放电，Vo=1; 　 Vi =1， Tn1导通， Cl通过Tn1 、Tn2放电， Vo=0.;2.以PMOS为输入的动态反相器 φ=1, Tp1截止，Tn导通， CL放电，置零，Vo=0。（预冲） Tn为预冲管,TP1为评估管. Vi=1,TP2截止 Vi=0,TP2导通,TP1的寄生电 容Cp也通过 TP2放电． Φ=0,TP1导通,Tn截止;;二、 动态CMOS门电路;2、CMOS动态或非门;３．动态电路很容易扩展到复杂的逻辑门;三．动态逻辑门的级连;解决方法： 　　①在第一级和第二级Φ之间提供固定的延时，使第一级的输出稳定后再进入评估期；（采用四相时钟） 　　②在动态逻辑电路后加一静态CMOS反向器，组成多米诺动态逻辑．在Ｙ处加一反向器，成为与门（逻辑变了）．预充电完成后，反向器的输出都为低． 　　Φ=1进入评估期以后下级的输入只能从低到高或不变，没有从高到低，解决了假信号的问题； 　 * ③采用无竞争NORA CMOS动态逻辑. 　　　;四．动态CMOS移位寄存器; φ1为读入脉冲，φ2为读出脉冲．Φ1=1时，信号输入到1/2延时电路的输出端，φ2=1时，信号延迟一位后输出．;讨论