设计与制造之间的界面优化.docVIP

分辨率增强技术（RET）设计流程中聚集了各式各样的点工具和方法。当前对深亚波长可制造性（DFM）设计的要求迫使设计与制造行业必须建立十分密切的合作关系。同时也促使EDA行业提供一种平台，以促进这些行业间的密切交流。合理利用这一平台将会对产能和品质产生直接的影响。　　这一交流平台的一个重要的组成部分就是一种被称为工艺模型文件（PMF）的模拟文件— 这其实是模拟过程中采用的一种信息合并方法。在模拟过程中，流程中的每一种工具都可以对它所需要的信息进行存取。工艺和设计细节可以在光刻、集成、设计、布局、检验和流片小组之间传阅。这样就形成一套便携式的模拟工具，从而将整个RET设计流程统一起来。因此，工具设置与模拟结果在整个流程中都是一致的。　　如果没有这种信息共享，当半导体工业发展到更高一级的技术节点时设计质量就会受到影响。设计规则校验（DRC）的清洁布局就再也无法满足光刻良率的要求了。在冗长的设计阶段，在对RET的要求重视很少或者根本就不重视的时候，缩短流片时间仍不失为一种巨大的成就。必须考虑在产品设计上所耗费 的时间，因为完成产品设计可能要用去几个月的时间。而与此同时流片设计安排仍然被限制在几天甚至更短的时间内。从设计到进行生产的整个开发范例都必须发生根本性的变化。　　采用可共享工艺信息平台的优点是，它具有极其高的利用价值。然而，信息还必须得到保护。可有选择性地将敏感参数和例行程序遮蔽起来，同时还要能随时将其用于模拟和操作。　　本系统对于那些可能要从事制造、IDM或非制造类型的大小各种组织都具有很高的利用价值。通过产生“RET-友好”布局设计、省略设计纠正、验证清洁的RET并满足布局设计的要求，从而体现出它的成本优势。 　　RET挑战　　在新型EDA工具和流程的帮助下，设计人员正在准备将设计信息嵌入到制造数据中，从而可以采用后道加工工具对关键的设计结构进行优化分析。不过，新型的设计工具不断涌现，使设计人员可以运用更加有效的手段来满足后道光刻工艺的要求。对这些工具采用一套能够破解光刻限制的复杂的设计规则就可以在流片设计之前对有麻烦的结构进行识别和校正，这样就产生一种被称为“用光刻对设计加以确认”的新方法。　　我们来分析一下现有的用光刻来确认的设计的各种流程和方法。所有的流程和方法都基于假设，通常会假设一种预测或校准的光刻模型相当精确，足以涵盖所有的设计变化。对模型进行微调和验证有时会需要数月的时间。在许多情况下，校准模型的精度是不够高的，通常只能满足一层和聚焦条件的要求。当前半导体工业界正在开发贯穿整个工艺过程的窗口模型，有了这种模型就可采用更为有效的“热点”探测方法。还有各种各样的方法可用于布局安排和寻找边缘可印区。　　设计类型以及设计人员对目标的执着追求在决定是否应该对“热点”做更进一步的处理中起着至关重要的作用。对一种真正有效的由光刻来确认设计的方法而言，制造能力需要让设计人员了解。同样，设计人员的目的也必须与制造业的相关人员进行交流（图1）。等到流片设计好之后再发现与设计相关的问题就为时已晚矣，就迫不得已地需要采取冒险的方案了。更何况通常是无法发现这些问题的，因而相同的问题还会困扰后道工艺的设计人员。解决这类问题的一个方法就是，任凭这种不断对设计人员增加限制的趋势发展下去，从而使所制订的完整的设计流程为“白痴”方案。这样做的结果通常会造成设计规则手册越来越厚，而且还要不断地补充建议使用的DFM规则。虽然这种做法对某些产品有效，但它也会限制布局的的竞争能力，还会牺牲芯片的面积。 　　最终的结果是，所有的设计数据都必须利用一种或更多的模型最后通过某种RET处理和光刻模拟。在冗长的设计周斯中，这样做还有助于在这些变化还未造成经济影响的时候能尽早地发现工艺中的重大缺陷。与DRC相同，设计人员也十分希望在进行耗资更大的电学检验与模拟之前对设计布局加以验证。设计布局的任何改变都会迫使他们返回前道工艺重新检查整个操作过程。像信号的完整性、电迁移、CMP效应、寄生影响以及其它参数的模拟与测试只能在布局设计之后的固定条件下完成。光刻模拟也可能会十分耗时，且计算量会很密集，但任何事情都不可能不劳而获。使用任何捷径和诀窍总要在性能与精度之间打一些折扣。 　　热点实例　　我们来检查一下可能会产生热点错误的根源，了解所涉及的各组的情况，并探讨便携式PMF为何能发挥重要作用：　　第一组：光刻工艺与模型校准—可印刷的限制不仅是扫描仪波长的函数，而且还是许多物理效应的函数。这些物理效应在次分辨率节点会发挥作用。　　采用高级模拟工具即可对扫描仪和抗蚀剂工艺进行优化。此外，还可以对这些优越的特性进行控制，进而将其应用到PMF中。例如，除了1个或更多的校准模型之外还可以将测得的照明装置的分布情况附加到PMF中，并应用于