《数字电子技术知识教程》课件项目四 触发器.pptVIP

集成边沿JK触发器 ①74LS112为CP下降沿触发。 ②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。 注意 2. 边沿D触发器 工作原理 （1）CP＝0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。 （2）CP＝1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP＝1期间始终都有Qm=D。 下降沿时刻有效 （3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。 （4）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。 综上所述，边沿D触发器的特性方程为： 边沿D触发器没有一次变化问题。 逻辑符号 边沿D触发器的功能表 下降沿时刻有效 集成边沿D触发器 注意：CC4013的异步输入端RD和SD为高电平有效。 CP上升沿触发 项目四 触发器的功能  ……抢答器锁存电路的设计 本项目的任务是熟悉集成触发器的功能，掌握集成触发器的应用；触发器是构成时序逻辑电路的基本元件。 4.1 基本RS触发器 4.2 同步触发器 4.3 主从触发器 4.4 边沿触发器 4.5 不同类型触发器间的转换 触发器是具有记忆功能的单元电路，它是构成时序逻辑电路的基本逻辑部件。由门电路组成，专门用来接收、存储、输出0、1代码。触发器它有双稳态、单稳态和无稳态之分。本书只介绍双稳态触发器，即电路的输出有两个稳定状态0、1。 根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T′触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器；按触发工作方式不同为上边沿、下降沿触发器和高、低电平触发器。 触发器的定义就是只有输入触发信号有效时，输出状态才有可能转换；否则，输出将保持不变。 4.1 触发器的概述 电路组成和逻辑符号 信号输入端，低电平触发信号有效。 信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态， 4.2 基本触发器 工作原理 R S Q 1 0 0 1 0 1 0 ①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。 0 0 1 1 R S Q 1 0 0 0 1 1 1 1 不变 0 0 不定 ？ ④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。 特性表（真值表） 现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。 次态：触发器接收输入信号之后所处的新的稳定状态。 次态Qn+1的卡诺图 特性方程 触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式 状态图 描述触发器的状态转换关系及转换条件的图形称为状态图 0 1 ×1/ 1×/ 10/ 01/ ①当触发器处在0状态，即Qn=0时，若输入信号 ＝01或11，触发器仍为0状态； RS ②当触发器处在1状态，即Qn=1时，若输入信号 ＝10或11，触发器仍为1状态； RS RS 若 ＝10，触发器就会翻转成为1状态。 RS 若 ＝01，触发器就会翻转成为0状态。 波形图 反映触发器输入信号取值和状态之间对应关系的图形称为波形图 R S Q Q 置1 置0 置1 置1 置1 保持 不允许 基本RS触发器的特点 （1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。 在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。 4.3 同步触发器 在数字系统中，常常要求某些触发器按一定的节拍同步动作，以取得系统的协调。所以，产生