第2章 节 80868088微处理器的结构 微机原理 .pptVIP

第2章 8086/8088微处理器的结构 ;学习目标;2.1 8086/8088的内部结构 ;2.1 8086/8088的内部结构 ;2.1.1微型计算机的构成和微处理器;图2-1 8088CPU按功能划分结构; 我们求解表达式S=(a+b)×(c-d)为例，说明CPU的处理的主要过程。假定S、a、b、c、d在内存中存储。运算的流程如下： 1．BIU将第一条加法指令从存储器中取到CPU中； 2．EU分析出刚取到的指令为加法，并计算出数据a和b在存储器中的确切地址值； 3．BIU根据EU算出的地址值到存储器中取a和b，并交给EU； ;2.1 8086/8088的内部结构 ; 为了加快运算速度，在CPU内部有许多临时空间，用于暂时存放数据，这些临时空间我们称之为寄存器。 在CPU内部，寄存器与运算器之间是由内部总线连接的，由于从寄存器中取数据不需要BIU干预，因此它的存取速度比从存储器取更快。在我们解题时，充分利用CPU的内部寄存器可以加快程序的执行速度。 从一个程序设计者的角度看，寄存器结构就是的CPU结构，熟悉了寄存器结构、掌握了寄存器的使用方法，对8086/8088的编程结构也就有了一定的认识。;图2-2 8088CPU的内部寄存器;寄存器; 标志寄存器共有16位，但系统只用了其中的9位，空着的各位暂未使用，一般把每一位单独使用。PSW各位标志如下图所示。; Z——零标志位。运算结果各位都为0时，该标志位置1；否则清0。 S——符号标志位。当运算结果的最高位为1，该标志位置1；否则清0。 T——陷阱标志位（单步标志位）。当该位置1时，将使8088进入单步指令工作方式。在每条指令开始执行以前，CPU总是先测试T标志位是否为1。如果为1，那么在本指令执行后将产生陷阱中断，从而执行陷阱中断处理程序。 该程序的首地址由内存的00004H~00007H四个单元提供。该标志通常用于程序的调试。例如，在系统调试软件DEBUG中的T命令，就是利用它来进行程序的单步跟踪。 ;2.2.3 段寄存器组;2.1 8086/8088的内部结构 ;2.3.1 8086/8088CPU的工作模式;2.3.2最小模式下的引线; A8～A15：它们是三态输出引线。在CPU寻址内存或接口时，由这些引线送出地址A8~A15。在某种特殊情况下，这些引线也可以处于高阻状态。 2．地址/状态总线 A16～A19/S3～S6：这是4条时间复用、三态输出的引线。在8088CPU执行指令过程中，某一时刻从这4条线上送出地址的最高4位——A16～A19。而在另外时刻，这4条线送出状态S3～S6。这些状态信息里，S6始终为低，S5指示状态寄存器中的中断允许标志的状态。它在每个时钟周期开始时被更新。S4和S3用来指示CPU现在正在使用的段寄存器，其信息编码如表2-2所示。;2.3.3最大模式下的引线; 如上所述，引脚24~31及引脚33~34随着不同模式有不同的定义，而信号线不再使用。;2.1 8086/8088的内部结构 ;2.4.1 时序的概念; 时序是贯穿于整个计算机系统的，CPU内部的各种操作是按时序进行的，同样，CPU外部的各种操作也是按时序进行的。因此，CPU的时序可分为内部时序和外部时序。 内部时序是用于控制CPU各操作之间的工作过程的，一般情况下，我们不必去关注它。 外部时序是用于控制各种外围设备之间、或外围设备与CPU之间的信息交换过程的。也就是说8086/8088的外部时序主要表现为读写存储器、访问总线的过程。对于软件技术人员来说，并不需要了解CPU的时序；但对一个硬件技术人员来说，了解微处理器的时序对于进一步理解微处理器执行指令的过程、各部件与系统总线的连接及硬件系统的调试都十分有意义。;2.4.2时钟周期、总线周期和指令执行周期; 8086的总线周期至少由4个时钟周期组成。每个时钟周期称为T状态，用T1、T2、T3、和T4表示。 8086/8088的总线周期分读总线周期和写总线周期，它们之间是有所区别的。 3．指令执行周期 CPU执行一条指令所需的时间称为指令周期，指令周期从取指令开始，经过分析指令、对操作数寻址，执行指令、到保存操作结果为止。 由于8086/8088系统中不同指令的长度不同，因此，不同指令的指令周期是不一样的，一般情况下指令周期是时钟周期T的整数倍，有些指令可能需要通过总线访问存储器或I/O不只一次。 对于8086/8088的各种时序，我们没有必要将