时序逻辑电路的分析和设计 《计算机结构与 及逻辑设计》课件.pptVIP

1000 0100 0001 0010 (c) 1 2 3 4 5 6 (b) CP Q0 Q1 Q2 Q3 图7.5.3 4位环形计数器 (a) 逻辑电路图 (b) 工作波形图 (c) 有效循环 (d) 无效循环 0000 0101 1111 1010 1100 0110 1001 0011 1101 1110 1011 0111 (d) (a) CP S1 S0 1 1 0 0 0 1 D0 D1 D2 D3 DSR CP CR Q0 Q1 Q2 Q3 Q0Q1 Q2 Q3 Q0 Q1 Q2 Q3 6. 求驱动方程 对比状态方程和特性方程可得 7. 画逻辑电路图 Y X 1J C1 1K 1J C1 1K Q0 CP Q1 1 0/0 1/0 1/0 1/0 00 01 11 0/0 0/1 8. 检查自启动 0/0 1/0 1/0 1/0 00 01 11 0/0 0/1 0/0 1/0 1/0 1/0 00 01 11 0/0 0/1 10 0/1 1/0 检验电路的功能是否满足命题要求？ 即输入110序列后输出为1？ 图7.3.9异步八进制加法计数器 (b) 波形图 CP Q0 Q1 Q2 使用二进制计数器？ 2n进制计数器特点： 如果采用下沿触发器！ 0 1 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 0 0 1 1 1 1 0 Q1 T C1 T C1 T C1 Q2 1 CP Q0 图7.3.9异步八进制加法计数器 (a) 电路图 一般使用计数状态的触发器： D C Q CP Q0 D C Q CP Q1 D C Q CP Q2 使用上沿触发的DFF构成的异步8进制计数器 如何在上述电路基础上，使用触发器的直接清零端构成5进制计数器？？ CP Q0 Q1 Q2 总结异步时序电路设计 异步时序电路的简捷方法： 先设计2n进制计数器 异步：各触发器接成计数器， CP0=CP 上沿触发 ；下沿触发 ； 利用直接清0端构成反馈方程 异步时序电路简单、但时延较多，CP像波浪一样从低位到高位有效，叫行波计数器 作业：7.1 7.2 7.3 7.5 7.7 7.8 基于FF的时序电路设计总结 仔细分析命题画出状态图 状态化简 状态分配、选FF类型和n 检查自启动 检测电路功能 编码形式的状态转换图和表、次态卡诺图、波形图 输出方程 状态方程 驱动方程 画逻辑电路图 异步：依波形图确定各FF时钟，即要确定时钟方程 7.4集成计数 计数器的功能：计数、分频、定时等； 计数器的分类 按时钟脉冲的输入方式分类 按计数器输出码的规律分类 按计数容量 M分类 模2n计数器，如16 非模2n计数器，如10 加法计数器 减法计数器 可逆计数器 同步计数器 异步计数器 7.4.1 异步集成计数器 7.4.2 同步集成计数器 7.4.3 任意进制计数器的构成 7.4.1 异步集成计数器 74293是二-八-十六进制异步二进制加法计数器。它由四个T触发器串接而成，内部逻辑电路如图7.4.1(a)所示。 图7.4.1 异步二进制计数器74293逻辑电路图 (a) Q1 Q2 Q3 CP0 1 Q0 CP1 R01 R02 FF0 FF1 FF2 FF3 1T C1 RD 1T C1 RD 1T C1 RD 1T C1 RD CP0 CP1 R01 R02 工作状态 X ↓ ↓ X X X X X ↓ ↓ 1 X 0 X 0 1 0 X 0 X 异步置零 FF0计数 FF0计数 FF1~FF3计数 FF1~FF3计数 表7.4.2 74293的功能表 ① 当外CP仅送入CP0，由Q0输出，电路为二进制计数器。 ② 当外CP仅送入CP1，由Q3Q2Q1输出，电路为八进制计数器。 ③ 当外CP仅送入CP0，而CP1与Q0相连时，电路为16进制计数器。 Q0 Q1 Q2 Q3 CP1 CP0 R01 R02 74293 7.4.2 同步集成计数器 1. 同步二进制计数器74161 CP CTT CTP 工作状态 X ↑ X X ↑ 0 1 1 1 1 X 0 1 1 1 X X X X 0 X X 0 1 1