微处理器系统结构课件第二章 节 计算机系统组成与工作原理.pptVIP

存储器层次结构 寄存器组 高速缓存Cache 系统主存储器 次级存储器 容量 速度 小 大 慢 快 形成统一的存储系统，兼顾速度、容量、价格需求 高速缓存——解决处理速度与存储速度的矛盾 CPU RAM CACHE 命中率与数据访问局部性(locality) 加载一个地址的数据之后，继续加载它附近的数据 (空间局域性) 在加载一个地址的数据之后，短时间内重新加载这块数据 (时间局域性) 计算机系统的基本结构与组成 冯·诺依曼结构及其改进 计算机工作原理（模型机） 2.1 计算机体系的工作原理 输入设备 存储器 运算器 控制器 输出设备 由运算器、控制器、存储器、输入设备和输出设备五大部分组成； 数据和程序以二进制代码形式无区别存放； 控制器根据存放在存储器中的程序来工作（串行执行，指令驱动）。 2.1.1 冯?诺依曼体系特征 传统意义的三总线，看成CPU引脚的延伸 总线结构 MPU RAM ROM I/O接口 外设 AB DB CB 1 总线是计算机中各类公共信号线的集合，是计算机系统中各部分联络的规范通道。 2 传统意义观点，组成微机系统的各部分通过地址总线AB、数据总线DB和控制总线CB联系在一起。 数据总钱DB（Data Bus）用来传输数据信息，是双向总线，CPU既可通过DB从内存或输入设备读入数据，又可通过DB将内部数据送至内存或输出设备。 地址总线AB（Address Bus）用于传送CPU发出的地址信息，是单向总线。目的是指明与CPU交换信息的内存单元或I/O设备。 控制总线CB（Control Bus）用来传送控制信号、时序信号和状态信息等。其中有的是CPU向内存和外设发出的信息，有的则是内存或外设向CPU发出的信息。可见，CB中每一根线的方向是一定的、单向的，但作为一个整体则是双向的，所以在各种结构框图中，凡涉及到控制总线CB，均以双向线表示。 暂存器 ALU 状态标志寄存器 寄存器组 ALU bus 寄存器组、暂存器为ALU提供操作数和结果存放 ALU ( Arithmetic Logic Unit 算数逻辑单元) 完成基本算数、逻辑运算 状态标志寄存器 根据运算结果设置状态标志 运算器 整个CPU内部各单元用片内总线互连 CPU 暂存器 ALU 状态标志寄存器 寄存器组 ALU bus PC MAR IR 控制部件 MBR memory 面向寄存器的CPU模型 DB AB 求补 移位 算数和布尔逻辑 存储器组织 内存单元与地址 计算机的内存储器是由若干内存单元组成的，每个内存单元存放一个字节的二进制信息。内存单元的总数目叫内存容量； 计算机中每个内存单元有惟一的地址，CPU通过地址对指定单元的数据进行访问（读／写）； 内存容量的大小由CPU的寻址空间决定。寻址空间=2n。(n=表示地址的二进制位数) …… 56 2A 9B 15 0B5 0x200 0x201 0x202 0x203 0x204 0x205 0x206 …… 地址 内存单元 …… 56 2A 9B 15 0B5 地址寄存器 地址译码器 CPU地址信号 0x200 0x201 0x202 0x203 0x204 0x205 0x206 …… …… 数据缓冲器 CPU数据总线 读写控制逻辑 CPU控制信号 9B 现代微机结构 主板+芯片组 现代微机结构 主板+芯片组 指 令 类 型 操作码示例 操作数示例 说 明 加法 ADD Rs1, Rs2, Rd Rs, Imm, Rd (Rs1)+(Rs2)?Rd (Rs)+Imm?Rd 运算类指令只能对寄存器中的数据或立即数进行直接操作 减法 SUB Rs1, Rs2, Rd Rs, Imm, Rd (Rs1)-(Rs2)?Rd (Rs)-Imm?Rd 位与 AND Rs1, Rs2, Rd Rs, Imm, Rd (Rs1)?(Rs2)?Rd (Rs)?Imm?Rd 位或 OR Rs1, Rs2, Rd Rs, Imm, Rd (Rs1)?(Rs2)?Rd (Rs)?Imm?Rd 位非 NOT Rs, Rd ！(Rs)?Rd 存储器或I/O读 LDR [MEM], Rd [MEM]? (Rd) 将指定地址的存储单元或I/O端口的值读入寄存器Rd 存储器或I/O写 STR Rs, [MEM] (Rs)?[MEM] 将寄存器Rs的值写入指定地址的存储单元或I/O端口 寄存器访问 MOV Rs, Rd Imm, Rd (Rs)?(Rd) 2.1.2 汇编指令示例 算术类 逻辑类 传送类 以全加器为基础，辅之以移位寄存器及相应控制逻辑，完成加、减、乘、除四则运算和各种逻辑运算 存放运算操作数和结果 寄存器组 通用寄存器组 堆栈指针(SP) 程序计数器(PC) 地址缓