进入DMA传送时序.pptVIP

第 12 章 DMA传送包括以下三种操作: ①DMA读传送,存储器→ I/O设备。 ②DMA写传送,I/O设备→存储器。 ③存储单元之间传送,存储器→存储器。 DMA传送过程大致有以下几个步骤： DMA控制器在系统中的两种工作状态 DMA控制器（DMAC）是作为存储器与I/O设备或者存储器与存储器之间实现高速数据传送的专用处理器。在系统中它有两种工作状态：从态和主动态。当DMAC处于从态时,称其为受控器,当DMAC处于主动态时,称其为主控器。 从态 在DMAC获得总线控制权之前,DMAC受CPU控制。此时,CPU可对DMAC进行初始化编程,也可从DMAC中读出状态。当DMAC上电或复位时,DMAC自动处于从态。 主动态 在DMAC获得总线控制权之后,DMAC取代CPU而成为系统总线的主控者,接管和控制系统总线。通过总线向存储器或I/O设备发出地址、读/写信号,以控制在两个实体之间的数据传送。 12.1 8237A的组成和工作原理 每个8237A芯片有4个DMA通道,就是有4个DMA控制器 每个DMA通道具有不同的优先权 每个DMA通道可以分别允许和禁止 每个DMA通道有4种工作方式 一次传送的最大长度可达64KB 多个8237A芯片可以级连,扩展通道数 一、 8237A的内部结构 内部结构和外部引脚都相对比较复杂 应用观点,内部主要由两类寄存器组成 通道寄存器 控制和状态寄存器 时序和控制逻辑 当8237A作为从控器时,该部分接收系统送来的控制信号,完成相应的控制在操作。当8237A作为主控器时,该部分向系统存储器和I/O接口电路发出相应的控制信号。 优先级控制逻辑 该部分电路根据CPU在初始化8237A时写入的命令,对同时提出DMA请求的多个通道进行优先级管理,以决定哪个通道的优先级最高。8237A有固定优先级和循环优先级两种优先级管理方式。无论采用那种优先级管理方式,一旦某个DMA请求被系统响应后,即使有高优先级的DMA请求出现,也必须等到该DMA处理过程结束,才能被系统响应。这一点和中断处理时,高优先级中断请求可以打断低优先级中断请求是不一样的。 I/O缓冲器 I/O缓冲器包括数据缓冲器和地址缓冲器两部分。 DB7～DB0：当8237A作为从控器时,DB7～DB0作为数据线,用于传送CPU的控制命令和内部寄存器的内容。当8237A作为主控器时,DB7～DB0作为地址线,传送16位地址的高8位A15～A8,并由ADSETB选通信号将其锁存在高8位地址锁存器中。若8237A工作在存储器到存储器传送方式,源存储器的数据先经由DB7～DB0读入8237A的暂存寄存器,再传送到目的存储器。 A3～A0: 四位I/O缓冲器。当8237A作为从控器时,用于选择8237A的内部寄存器。当8237A作为主控器时,输出16位地址的最低4位。 A7～A4: 四位输出缓冲器。当8237A作为主控器时,输出16位地址的A7～A4部分。 命令控制逻辑 当8237A处于在从态时,该部分电路接收CPU送来的A3～A0,经译码后,选择8237A内部相应的寄存器。在写入方式控制字、请求命令字或屏蔽命令字时,对其中的最低两位（D1D0）进行译码,以确定通道号。A3～A0与IOR、IOW配合可以组合成各种操作命令。 内部寄存器 8237A内部包含4个独立的通道,每个通道包含两个16位的地址寄存器(基地址寄存器、当前地址寄存器)、两个16位的字节计数器(基字节计数器、当前字节计数器)、一个6位的方式寄存器、一个DMA请求触发器和一个DMA屏蔽触发器。 4个通道共用一个8位的命令寄存器、一个8位的状态寄存器、一个8位暂存寄存器、一个4位屏蔽寄存器和一个4位请求寄存器。 上述这些寄存器都是可编程的,另外还有不可编程的字节数暂存器和地址暂存器等寄存器。 二、 8237A的引脚功能 1. 请求与响应信号 DREQ0～DREQ3：DMA通道请求。当外设需要请求DMA服务时,将DREQ信号置成有效电平,并要保持到产生响应信号。 HRQ：总线请求。8237A输出有效的HRQ高电平,向CPU申请使用系统总线。 HLDA：总线响应。8237A接受来自CPU的响应信号HLDA,取得了总线的控制权。 DACK0～DACK3：DMA通道响应。8237A使请求服务的通道产生相应的DMA响应信号。 2. DMA传送控制信号 A0～A7：地址线。输出低8位存储器地址。 DB0～DB7：数据线。输出高8位存储器地址；存贮器与存贮器的传送期间,用于数据传送。 ADSTB：地址选通。DMA传送开始时,输出高有效,把在DB0～DB7