amba axi4总线的研究与实现word格式论文.docxVIP

下载本文档

25
0
约4.69万字
约 61页
2018-05-18 发布于上海
举报
版权申诉

amba axi4总线的研究与实现word格式论文.docx

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

amba axi4总线的研究与实现word格式论文

AbstractWiththeimprovementofICdesigncomplexityandmarketpressure,SoC (SystemonChip)designbasedonIPcorereusehasbecomeanimportantdesign approach.Then,busbridgedesignandinterconnectIPcoreshavebecomethemost importantissueinSoCplatform.InterconnectIPcore,thedesignofthebusbridge andbusprotocoldeterminetheperformanceofSoCplatform.AMBA(Advanced MicrocontrollerBusArchitecture)busspecificationdefinedbyARMcompanyisa setofARMcore-basedSoCcommunicationstandardprotocol.ThelatestAMBA4.0busprotocolwithhighbandwidth,lowdelayanddesignflexibilityhasbecome thechoiceofindustrystandard.ThisprojectanalyzesandcomparestheWishbonebusandAMBA4.0bus. AccordingtoAXI4protocolandAXI4-LiteprotocolofAMBA4.0busstandard,the VLSIarchitecturesofbusbridgesandinterconnectmodulesweredesignedand implementedinthisdissertation.Thisresearchmainlyincludesthefollowingthree parts:First,inordertoexpandtheIPcoreresourcesforAXI4bus,basedon WishbonebusandAXI4bus,thisdissertationdesignedbusbridgeIPcores, includingWB/AXI4busbridgedesignedtointegratemasterdevicesbasedon WishbonebusintoanAXI4bussystem,AXI4/WBbusbridgedesignedtointegrate slavedevicesbasedonWishbonebusintoanAXI4bussystem,WB/AXI4-Litebus bridgedesignedtointegratemasterdevicesbasedonWishbonebusintoan AXI4-Litebussystem,AXI4-Lite/WBbusbridgedesignedtointegratemaster devicesbasedonAXI4-LitebusintoaWishbonebus system.Secondly,thisdissertationdesignedtwointerconnectstructuresonAXI4bus, includingcross-switchandshare-bus.Bothofinterconnectstructurescontainedthe mainmoduleswithaddressdecoderandarbiter.Finally,alldesignsofthebusbridgeandinterconnectarchitecturewere implementedintohardwarebyVerilogHDLlanguageintheModelSim environment.TheanalysisandcomparisonfortheperformanceofallIPcoreswas completedbylogicsynthesistools--ISE13.1.Resultsprovedthatall ofIP designs strictlyfollowingtheAMBA4.0bus protocolspecificationandtheWishbonebusprotocolspecification.WB/AXI4bus bridge,AXI4/WBbusbridge,WB/AXI4-LitebusbridgeandAXI4-Lite/WBbus bridgereachedtheclockfrequencyof279MHz,346M