毕业设计（论文）循环码编码与译码器的仿真设计.docVIP

循环码编码与译码器的仿真设计 摘要：本文以(15，7VHDL ?Cyclic code encoder and decoder design simulation?????? Abstract ：This paper realizes the encoding anf decoding of cyclic codes,with an example of (15,7) cyclic code. Using hardware description language VHDL code for encoding and decoding system design cycle, to discuss the characteristics of cyclic codes and decoding system. Programming and program design is based on the design of the program debugging and design of the platform is completed, then after running the timing waveforms and simulation program has been designed to effectively verify the correctness .Key word：BCH code decoder VHDL 目 录 摘要 I Abstract II 第一章 绪论 1 1.1 背景及研究概况 1 1.2 设计目的和要求 1 1.3 EDA技术的概述 2 1.4 VHDL语言介绍 2 1.5 Quartus II概述 2 1.6 Quartus II 数字系统开发流程 3 1.7 小结 4 第二章 循环码原理 5 2.1 循环码 5 2.2 非本原BCH码? 5 2.3 R-S码 6 第三章 BCH码编译码 7 3.1 编码器的设计原理 7 3.2译码器的设计 8 3.2.1 依据接收多项式r(x)求出伴随式S 8 3.2.2 根据伴随式求出错误位置 10 3.2.3 有哪些信誉好的足球投注网站法译码原理 11 3.3 主模块电路设计框图 12 3.3.1 编码器的设计 12 3.3.2 综合设计电路 12 3.3.3 有哪些信誉好的足球投注网站译码电路 13 3.3.4 差错定位电路 13 3.3.5 双纠错码译码器电路 13 3.4 小结 14 第四章 BCH码仿真及分析 15 4.1 仿真设计总流程图 15 4.2 编码器和译码器顶层文件生成的模块 16 4.3 编码器仿真图 16 4.4 译码器仿真图 17 第五章 总结 19 致 谢 20 参考文献 21 第一章 绪论 1.1 背景及研究概况 数据传输错误的发生，有可能是因某些原因在信息传递过程中而发生。为了减少及避免此类错误发生，除了提高硬件的可靠性之外，数据编码时也要提供检错和纠错。做法：把一些校验码加入要传送的数据代码中，如果非法代码在传送数据的过程中生成了，那就表明发生了错误，我们也就能够发现，甚至错误的位置的确定和准确纠正，都可以根据生成的非法代码来完成，这种编码被称为校验码。不能够纠正错误只能够发现错误位置的编码叫做检错码，所以我们得知既能够发现错误也能够纠正错误的编码叫作纠错码。 比较常见的校验码有奇偶校验码、海明校验码和循环冗余校验CRC 码，(n,k)分组校验码都是将被校验的数据代码分组，每组k位，再每一组添加r个校验位，得到n位一组的代码。当发出校验位和数据位一起传输，在传输过程中没有发生错误，接收方只保留数据位，如果在传输过程中发生任何错误，那么检查给予纠正(错误纠正码)或之后需要重发(错误检测代码)。CRC 码是一种以数据块为目标进行验证校正的可靠、高效的可以检错和改错的法子。之所以广泛的应用在工业测控及通信系统中，是因为它的编译码不复杂、改错力强并且判断出差错的概率很低。 在实际中，计算机网络通信系统为了提高数据传输的通信质量采用差错检错系统，能够识别的错误条件的数据通信线来传输信息，有效监测出错情况，并进行纠正。因为使一个不可靠的通信变成一个可靠的通信链路是差错控制的目的，为了找到好的编码方法来实现验错和改错，因此我们分析差错码。差错检测的方法包括奇偶校验、反向循环等，循环是根据线性分组码的旁支而来的，二元码组是其重要的使用。信息传导