第二章 -集成逻辑门.pptVIP

2、抗干扰能力 2、或非门 当EN=1时，TP2和TN2同时截止，输出为高阻状态。 所以，这是一个低电平有效的三态门。 三态门在计算机总线结构中有着广泛的应用。 （a）组成单向总线——实现信号的分时单向传送。 5 ．CMOS传输门 1．CMOS逻辑门电路的系列 （1）基本的CMOS——CC4000/C000系列。 （2）高速的CMOS——HC系列/54/74HC、HCU。 （3）与TTL兼容的高速CMOS——HCT系列。 2．CMOS逻辑门电路主要的特点 （1）电源电压工作范围大。 （2）逻辑摆幅大。 （3）抗干扰能力强。 （4）CMOS电路的功耗很小，一般小于1 mW/门； （5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。 （6）集成度高，温度稳定性好。 （7）抗辐射能力强，成本低。 逻辑关系：（设两管的开启电压为VT1=VT2=4V，且gm1＞＞gm2 ） （1）当输入Vi为高电平8V时，T1导通，T2也导通。因为gm1＞＞gm2，所以两管的导通电阻RDS1＜＜RDS2，输出电压为： 3、TTL与非门的开关速度 (2)抗干扰能力 在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。 为此，专门生产了一种可以进行线与的门电路——集电极开路门。 （1）当输出高电平时， RP不能太大。RP为最大值时要保证输出电压为VOH（min）。 得： （1）三态输出门的结构及工作原理。 当EN=0时，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。 当EN=1时，G输出为0，T4、T3都截止。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。 1、TTL与CMOS器件之间的接口问题 两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件： 驱动门的VOH（min）≥负载门的VIH（min） 驱动门的VOL（max）≤负载门的VIL（max） 驱动门的IOH（max）≥负载门的IIH（总） 驱动门的IOL（max）≥负载门的IIL（总） （b）用TTL门电路驱动5V低电流继电器，其中二极管D作保护，用以防止过电压。 （2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。 该发射结导通，VB1=1V。T2、T3都截止。 （2）输入有低电平0.3V 时。 实现了与非门的逻辑 功能的另一方面： 输入有低电平时， 输出为高电平。 忽略流过RC2的电流，VB4≈VCC=5V 。 由于T4和D导通，所以： VO≈VCC-VBE4-VD =5-0.7-0.7=3.6（V） 综合上述两种情况，该电路满足与非的逻辑功能，即： (1) TTL与非门提高工作速度的原理 采用多发射极三极管加快了存储电荷的消散过程。 (2)TTL与非门传输延迟时间tpd 导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。 一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。 截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。 与非门的传输延迟时间tpd： 4、TTL与非门的电压传输特性及抗干扰能力 (1)电压传输特性曲线： Vo=f（Vi） A B C D E TTL门电路的输出高低电平不是一个值，而是一个范围。 同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。 低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V 高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V 5、TTL与非门举例——7400 7400是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚。引脚排列图如图所示。 二．集电极开路门（ OC门） OC门进行线与时，外接上拉电阻RP的选择： 得： VCC-VOH（min）=（n.IOH+m.IIH) RP（max） 由： （2）当输出低电平时 所以： RP（min）＜RP＜RP（max） 由： RP不能太小。RP为最小值时要保证输出电压为VOL（max）。 三．三态门 去掉非门G，则EN=1时，为工作状态， EN=0时，为高阻态。 四、TTL集成逻辑门电路系列简介 1．74系列——为TTL集成电路的早期产品，P=10mW,t=9ns。属中速